專利名稱：串行接口的快閃存儲器裝置及其復位動作的執(zhí)行方法
技術領域：
本發(fā)明涉及一種串行接口的快閃存儲器裝置，且特別涉及一種針對串行接口的快閃存儲器芯片進行復位的裝置以及方法。
背景技術：
為了提高電子產(chǎn)品的競爭力，過去內(nèi)置在電子產(chǎn)品中的并行(parallel)快閃存儲器芯片漸漸的被低成本的串行式(serial)快閃存儲器芯片所取代。在壓低成本的考慮下，而這種串行式的快閃存儲器芯片通常只能以低接腳數(shù)的方式進行封裝。也因此，這種串行式的快閃存儲器芯片通常提供芯片選擇接腳(chip select,/CS)、數(shù)據(jù)輸入接腳(serial data input, Si)、數(shù)據(jù)輸出接腳(serial dataoutput, SD0)、時鐘脈沖接腳(clock，CLK)、 寫入保護接腳(write protect, /WP)、功能保存接腳(/HOLD)、電源接腳(VDD)以及接地接腳(GND)等8個接腳(“/”表示低電平使能)。也就是說，串行式的快閃存儲器芯片通常是不提供復位接腳讓使用者可以由快閃存儲器芯片的外部來使快閃存儲器芯片進行復位的動作。而當使用者必須針對快閃存儲器芯片進行復位動作時，就只能將快閃存儲器芯片的電源重新啟動以使快閃存儲器芯片內(nèi)置的電源開啟復位電路(power-on resetcircuit)動作來復位快閃存儲器芯片。而這個電源重新啟動的動作，可能也會使得與快閃存儲器芯片共用電源的其他電路(例如控制器)的電源被重新啟動。這樣一來，快閃存儲器芯片所屬的整個系統(tǒng)將會變得難以控制，而必須重新進行初始化，造成極大的困擾。

發(fā)明內(nèi)容
本發(fā)明分別提供一種串行接口的快閃存儲器裝置及其復位動作的執(zhí)行方法，使寫入保護接腳或功能保存接腳也可以用來傳輸復位信號以復位快閃存儲器裝置。本發(fā)明分別提供一種串行接口的快閃存儲器裝置及其復位動作的執(zhí)行方法，利用現(xiàn)有的時鐘脈沖接腳以及數(shù)據(jù)輸入接腳來進行快閃存儲器裝置的復位動作。本發(fā)明提供一種串行接口的快閃存儲器裝置，包括選擇器、核心電路以及可編程數(shù)據(jù)庫。選擇器耦接快閃存儲器裝置的寫入保護接腳或功能保存接腳的其中之一，依據(jù)選擇信號來決定寫入保護接腳或功能保存接腳連接至復位信號線與否。核心電路耦接復位信號線，接收復位信號線上所傳送的復位信號進行復位。可編程數(shù)據(jù)庫耦接選擇器，提供以通過編程的方式來被寫入選擇數(shù)據(jù)，可編程數(shù)據(jù)庫并輸出選擇數(shù)據(jù)以作為選擇信號。本發(fā)明另提供一種串行接口的快閃存儲器裝置，包括命令接收器、命令解碼器以及核心電路。命令接收器耦接快閃存儲器裝置的時鐘脈沖接腳以及數(shù)據(jù)輸入接腳，命令接收器依據(jù)數(shù)據(jù)輸入接腳及時鐘脈沖接腳依序接收多個命令數(shù)據(jù)。命令解碼器耦接命令接收器，并接收命令數(shù)據(jù)所形成的命令序列。命令解碼器更依據(jù)比較命令序列與參考序列來產(chǎn)生復位信號。核心電路耦接命令解碼器，接收復位信號并依據(jù)復位信號進行復位。本發(fā)明還提供一種快閃存儲器裝置的復位動作的執(zhí)行方法，包括首先，由可編程數(shù)據(jù)庫接收選擇數(shù)據(jù)，然后依據(jù)選擇數(shù)據(jù)判斷來決定使快閃存儲器裝置的寫入保護接腳或功能保存接腳的其中之一連接至復位信號線。本發(fā)明更提供另一種快閃存儲器裝置的復位動作的執(zhí)行方法，包括先通過快閃存儲器裝置的時鐘脈沖接腳以及數(shù)據(jù)輸入接腳依序接收多個命令數(shù)據(jù)，再通過比較參考序列與命令數(shù)據(jù)所形成的命令序列以產(chǎn)生復位信號。其中，復位信號用以針對快閃存儲器裝置的核心電路進行復位動作。基于上述，本發(fā)明利用串行接口的快閃存儲器裝置的寫入保護接腳或功能保存接腳不需要執(zhí)行其原本功能時，將寫入保護接腳或功能保存接腳的其中之一切換為可以執(zhí)行復位功能的接腳，使串行接口的快閃存儲器裝置可以在不需要增加額外的接腳的情況下來執(zhí)行復位的動作。另外，本發(fā)明還提出利用串行接口的快閃存儲器裝置的時鐘脈沖接腳以及數(shù)據(jù)輸入接腳來傳輸特定的命令序列，并通過這個特定的命令序列來使快閃存儲器裝置內(nèi)部自行產(chǎn)生復位信號并進行復位動作，同樣可以在不需要增加額外的接腳的情況下來完成執(zhí)行復位的動作。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。


圖1為本發(fā)明一實施例的快閃存儲器裝置100的示意圖。圖2A示出本發(fā)明圖1實施例的選擇器120的一實施方式。圖2B為非易失性存儲器的一燒寫方式的波形圖。圖3A為本發(fā)明另一實施例的快閃存儲器裝置300的示意圖。圖;3B為圖3A實施方式的動作波形圖。圖3C示出本發(fā)明一實施例的動作流程。圖4為本發(fā)明的另一實施例的快閃存儲器裝置500的示意圖。圖5為本發(fā)明圖4的實施例的動作波形圖。圖6示出本發(fā)明另一實施例的動作流程。上述附圖中的附圖標記說明如下100,500 快閃存儲器裝置110、310 輸入緩沖器120、320 選擇器130 可編程數(shù)據(jù)庫140、；340、530 核心電路131、520 命令解碼器330 暫存器510 命令接收器S310 S360、S610 S640 復位動作的執(zhí)行步驟ENSff、SffP, OPTPGM、ADD、OPTDATA、ENRST, RSTA 命令數(shù)據(jù)CMDS 命令序列/HOLD 功能保存接腳
/WP 寫入保護接腳BUFO 輸出信號線RST 復位信號線SEL 選擇信號WPF:寫入保護信號線HOLDF 保存信號線Sffl 開關SI 數(shù)據(jù)輸入接腳CLK:時鐘脈沖接腳/CS 芯片選擇接腳
具體實施例方式以下將針對本發(fā)明的特征提出三個實施例來進行說明，其中第一個實施例使接腳的功能進行永久性的轉換以進行復位動作(圖1 圖2B)。另一個實施例為使接腳的功能產(chǎn)生暫時性的轉換(圖3A 圖3C)，并在需要的時候執(zhí)行復位動作。最后一個實施例則介紹利用命令數(shù)據(jù)的方式來進行快閃存儲器裝置的復位動作(圖4 圖6)。請參照圖1，圖1為本發(fā)明一實施例的快閃存儲器裝置100的示意圖。其中，快閃存儲器裝置100是一個通過串行接口來進行存取的存儲器裝置，例如通過串行周邊接口 (Serial Peripheral Interface, SPI)來進行存取。在本實施例中，快閃存儲器裝置100包括輸入緩沖器110、選擇器120、可編程數(shù)據(jù)庫130以及核心電路140。輸入緩沖器110耦接選擇器120并與寫入保護接腳/WP及功能保存接腳/HOLD的其中之一直接連接。輸入緩沖器110并提供輸出信號線BUFO來傳送寫入保護接腳/WP或功能保存接腳/HOLD所傳送的信號。輸出信號線BUFO被連接至選擇器120。選擇器120通過與輸出信號線BUFO的耦接來通過輸入緩沖器110耦接至寫入保護接腳/WP及功能保存接腳/HOLD的其中之一。選擇器120依據(jù)選擇信號SEL使來決定寫入保護接腳/WP或功能保存接腳/HOLD是否要連接至復位信號線RST。舉個例子來說明，當選擇信號SEL為邏輯高電平“H”時，選擇器120使輸出信號線BUFO連接到復位信號線RST， 而在當選擇信號SEL為邏輯低電平“L”時，選擇器120則使輸出信號線BUFO連接到寫入保護信號線WPF或功能保存信號線HOLDF的其中之一。仔細一點來說明，當輸入緩沖器110的輸出信號線BUFO所傳輸?shù)氖莵碜杂趯懭氡Ｗo接腳/WP并緩沖后的信號時，在當選擇信號SEL為邏輯高電平“H”時，寫入保護接腳/ WP將被耦接至復位信號線RST，此時，使用者可以利用通過寫入保護接腳/WP來傳送復位信號，并使復位信號順利的被傳輸至復位信號線RST。相反的，若在當選擇信號SEL為邏輯低電平“L”時，寫入保護接腳/WP則將被耦接至寫入保護信號線WPF。而此時使用者則可以寫入保護接腳/WP來進行寫入保護的動作，也就是執(zhí)行寫入保護接腳/WP原先所該執(zhí)行的功能。相同的，若是當輸入緩沖器110的輸出信號線BUFO所傳輸?shù)氖莵碜杂诠δ鼙４娼幽_HOLD并緩沖后的信號時，在當選擇信號SEL為邏輯高電平“H”時，功能保存接腳HOLD將被耦接至復位信號線RST，此時，使用者可以利用通過功能保存接腳HOLD來傳送復位信號，并使復位信號順利的被傳輸至復位信號線RST。相反的，若在當選擇信號SEL為邏輯低電平 “L”時，功能保存接腳HOLD則將被耦接至功能保存信號線H0LDF。而此時使用者則可以功能保存接腳HOLD來進行功能保存的動作，也就是執(zhí)行功能保存接腳HOLD原先所該執(zhí)行的功能。請注意，上述選擇信號SEL的邏輯電平的高低與選擇器120的選擇狀態(tài)的關系并不限于上述的說明。設計者可以依據(jù)需求自行設定選擇信號SEL的邏輯電平的高低與選擇器120的選擇狀態(tài)間的關系。核心電路140耦接復位信號線RST。核心電路140通過接收復位信號線RST上所傳送的復位信號來進行復位動作。在另一方面，核心電路140也耦接保存信號線HOLDF以及寫入保護信號線WPF。其中，保存信號線HOLDF會被耦接至核心電路140中進行與功能保存相關的電路中，而寫入保護信號線WPF則會被耦接至核心電路140中進行與寫入保護相關的電路中。而復位信號線RST則會被耦接到核心電路140中進行與復位有關的電路。另外，在快閃存儲器裝置100內(nèi)置有電源開啟復位電路(未示出)的情況下，這個電源開啟復位電路所提供的復位信號同樣會被耦接至復位信號線RST上。換言之，快閃存儲器裝置100中所提供的由寫入保護接腳WP或功能保存接腳/HOLD進行復位動作的機制， 并不會影響到快閃存儲器裝置100其原有的復位機制的動作?？删幊虜?shù)據(jù)庫130耦接選擇器120，用以提供選擇信號SEL?？删幊虜?shù)據(jù)庫130是提供使用者通過編程的方式來被來寫入選擇數(shù)據(jù)。而可編程數(shù)據(jù)庫則可以輸出使用這所寫入的選擇數(shù)據(jù)以作為選擇信號SEL。接著請參照圖2A，圖2A示出圖1實施例的選擇器120的一實施方式。在本實施例中，選擇器120包括開關SWl。開關SWl的一端連接輸入緩沖器110的輸出信號線BUF0，而開關SWl的另一端則依據(jù)選擇信號SEL連接至復位信號線RST或寫入保護信號線WPF及功能保存信號線HOLDF的其中之一。當然，選擇器120并不一定要同本實施方式中的利用開關SWl來建構。選擇器 120同樣也可以利用邏輯電路中的傳輸門(transmission gate)或其他種類的邏輯門來完成。而利用邏輯電路來實施選擇器120為本領域普通技術人員所熟知的技術，以下恕不多贅述。另外，可編程數(shù)據(jù)130可以利用非易失性存儲器來建構，也即可以由快閃存儲器裝置100中切分出一個小區(qū)塊來進行選擇數(shù)據(jù)的儲存。在此狀態(tài)下，選擇數(shù)據(jù)可以由使用者利用對快閃存儲器的記憶胞(memory cell)燒寫數(shù)據(jù)碼的方式寫入選擇數(shù)據(jù)。關于選擇數(shù)據(jù)的寫入方式則請參照圖2B，其中圖2B為示出非易失性存儲器的一燒寫方式的波形圖。 簡單的說，也就是利用數(shù)據(jù)輸入接腳SI與時鐘脈沖接腳CLK上的信號相互配合，先寫入命令數(shù)據(jù)OPTPGM以啟動非易失性存儲器的寫入模式，再寫入命令數(shù)據(jù)ADD以針對非易失性存儲器進行定址，最后寫入命令數(shù)據(jù)0PTDATA(也就是選擇數(shù)據(jù))，將選擇數(shù)據(jù)寫入非易失性存儲器中。接著請參照圖3A，圖3A為本發(fā)明另一實施例的快閃存儲器裝置300的示意圖。快閃存儲器裝置300包括輸入緩沖器310、選擇器320、核心電路340以及利用暫存器330來建構的可編程數(shù)據(jù)庫。其中，暫存器330可以提供使用者寫入選擇數(shù)據(jù)，并將其所儲存的選擇數(shù)據(jù)輸出，并作為選擇信號SEL。
請配合參照圖3A以及圖3B，其中的圖為圖3A實施方式的動作波形圖。當芯片選擇接腳/CS上的信號被拉至邏輯低電平“L”時，數(shù)據(jù)輸入接腳SI上的信號可以依據(jù)時鐘脈沖接腳CLK上的信號進行取樣，并產(chǎn)生命令數(shù)據(jù)ENSW以及SWP。其中，命令數(shù)據(jù)ENSW用來表示快閃存儲器裝置300中的寫入保護接腳/WP或功能保存接腳/HOLD的其中之一已準備好要被切換為執(zhí)行復位動作功能的接腳。而緊接在命令數(shù)據(jù)ENSW后的命令數(shù)據(jù)SWP則表示在暫存器330寫入要切換寫入保護接腳/WP或功能保存接腳/HOLD的其中之一為執(zhí)行復位動作功能的接腳的選擇數(shù)據(jù)。而暫存器330在完成選擇數(shù)據(jù)的寫入動作后，則輸出選擇信號SEL來使寫入保護接腳/WP或功能保存接腳/HOLD的其中之一切換為執(zhí)行復位動作功能的接腳。由于暫存器330也同時耦接至復位信號線RST，因此，在當被切換為執(zhí)行復位動作功能的接腳(寫入保護接腳/WP或功能保存接腳/HOLD的其中之一)，且利用被切換為執(zhí)行復位動作的寫入保護接腳/WP或功能保存接腳/HOLD的其中之一來執(zhí)行復位動作時，也會同時被復位。也就是說，本實施例中的寫入保護接腳/WP或功能保存接腳/HOLD的功能切換是暫時性的，而當復位動作被執(zhí)行后，這個寫入保護接腳/WP或功能保存接腳/HOLD的功能切換就會隨之消失。在此請注意，為了確?？扉W存儲器裝置300不會因為噪聲的干擾而產(chǎn)生誤動作，本實施例也可以利用多個命令數(shù)據(jù)來完成上述的功能切換動作(即寫入保護接腳/WP或功能保存接腳/HOLD的其中之一切換為執(zhí)行復位動作功能的接腳的切換動作)。 當然，在工作環(huán)境(低噪聲干擾)的許可下，也可以只利用單一的命令數(shù)據(jù)來完成上述的功能切換動作。此外，利用多個的命令數(shù)據(jù)來完成上述的功能切換動作時，命令數(shù)據(jù)的順序必須是正確的，以圖3B示出的波形為范例，命令數(shù)據(jù)ENSW與命令數(shù)據(jù)SWP必須依序且相連著被輸入，方能有效的啟動功能切換動作。也就是說，在命令數(shù)據(jù)ENSW后若插入一個非命令數(shù)據(jù)SWP的其他命令數(shù)據(jù)，功能切換動作將不會被執(zhí)行。關于本發(fā)明一實施例的動作流程，以下則請參照圖3C所示出的本發(fā)明一實施例的動作流程圖。其中的步驟包括，首先，開啟快閃存儲器裝置的電源(S310)，接著，快閃存儲器裝置進行初始化(S320)。在完成初始化后，快閃存儲器裝置便待命以提供快閃存儲器的正常動作(例如讀出或寫入等存取動作)(S330)。此時，快閃存儲器裝置依據(jù)選擇數(shù)據(jù)判斷來決定是否使寫入保護接腳或功能保存接腳的其中之一連接至復位信號線(S340)，若是依據(jù)選擇數(shù)據(jù)并未使寫入保護接腳或功能保存接腳的其中之一連接至復位信號線，則持續(xù)執(zhí)行步驟(S330)。相反的，若是寫入保護接腳或功能保存接腳的其中之一依據(jù)選擇數(shù)據(jù)被連接至復位信號線(S350)，則進行判斷連接至復位信號線的寫入保護接腳或功能保存接腳有無被拉低(其上的信號被拉至邏輯低電平)(S360)。若上述的拉低動作成立時，則重新使快閃存儲器裝置初始化(S330)。請參照圖4，圖4為本發(fā)明另一實施例的快閃存儲器裝置500的示意圖?？扉W存儲器裝置500同樣為串行接口的快閃存儲器裝置?？扉W存儲器裝置500包括命令接收器 510、命令解碼器520以及核心電路530。命令接收器510耦接快閃存儲器裝置500的時鐘脈沖接腳CLK以及數(shù)據(jù)輸入接腳Si。命令接收器510依據(jù)數(shù)據(jù)輸入接腳SI及時鐘脈沖接腳CLK依序接收多個命令數(shù)據(jù)。命令解碼器510耦接命令接收器520，并接收命令數(shù)據(jù)所形成的命令序列CMDS。命令解碼器520更依據(jù)比較命令序列CMDS與參考序列來產(chǎn)生復位信
7號RST。核心電路530則耦接命令解碼器520。核心電路530接收復位信號RST并依據(jù)復位信號RST進行復位動作。為更清楚說明本實施例的動作方式，以下請參照圖5，圖5為本發(fā)明圖4的實施例的動作波形圖。其中，在快閃存儲器裝置500上的芯片選擇接腳CS上的信號被拉至邏輯低電平“L”時，數(shù)據(jù)輸入接腳SI上的信號會依據(jù)時鐘脈沖接腳CLK上的信號被取樣并獲得命令數(shù)據(jù)ENRST以及RSTA，命令數(shù)據(jù)ENRST以及RSTA組合成命令序列CMDS。其中，命令數(shù)據(jù) ENRST表示快閃存儲器裝置500的復位動作已準備要被啟動，而命令數(shù)據(jù)RSTA則表示執(zhí)行快閃存儲器裝置500的復位動作。請注意，命令序列CMDS中所有的命令數(shù)據(jù)所發(fā)生的順序必須要是固定的，才可以有效的啟動并執(zhí)行快閃存儲器裝置500的復位動作。而正確的命令序列CMDS的命令數(shù)據(jù)順序則紀錄在一個參考序列中。在當命令解碼器520接收到命令序列CMDS后，可以通過命令序列CMDS與參考序列的比對，來判斷是否產(chǎn)生有效的復位信號RST。當然，命令序列CMDS中的命令數(shù)據(jù)并不一定要與圖6的示出只有兩個，命令序列 CMDS中的命令數(shù)據(jù)可以由設計者來設定為兩個以上的多個。以下更請參照圖6，圖6為示出出本發(fā)明另一實施例的動作流程，其中的步驟包括首先，開啟快閃存儲器裝置的電源(S610)，接著，快閃存儲器裝置進行初始化(S620)。 在完成初始化后，快閃存儲器裝置便待命以提供以快閃存儲器的正常動作(例如讀出或寫入等存取動作)(S630)。此時，快閃存儲器裝置接收由外部輸入的多個命令數(shù)據(jù)，并將這個命令數(shù)據(jù)所形成的命令序列來與預設的參考序列進行比對(S640)，若是比對的結果為命令序列與參考序列完全相符時，則執(zhí)行步驟(S620)也就是針對快閃存儲器裝置進行復位動作。若比對的結果為命令序列與參考序列并不相同，則使快閃存儲器裝置持續(xù)執(zhí)行步驟 (S630)。綜上所述，本發(fā)明利用可編程數(shù)據(jù)庫或是寫入命令數(shù)據(jù)的方式，來提供串行接口的快閃存儲器裝置進行不需要重新啟動電源的復位動作。有效實現(xiàn)在利用現(xiàn)有的串行接口的快閃存儲器裝置具有的有限腳位，來完成對快閃存儲器裝置可隨時進行復位動作的功能。雖然本發(fā)明已以實施例揭示如上，然而其并非用以限定本發(fā)明，任何所屬技術領域中普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，故本發(fā)明的保護范圍當視所附的權利要求所界定的范圍為準。
權利要求
1.一種串行接口的快閃存儲器裝置，包括一選擇器，耦接該快閃存儲器裝置的一寫入保護接腳或一功能保存接腳的其中之一， 依據(jù)一選擇信號來決定該寫入保護接腳或該功能保存接腳連接至一復位信號線與否；一核心電路，耦接該復位信號線，接收該復位信號線上所傳送的一復位信號進行復位；以及一可編程數(shù)據(jù)庫，耦接該選擇器，提供以通過編程的方式來被寫入一選擇數(shù)據(jù)，該可編程數(shù)據(jù)庫并輸出該選擇數(shù)據(jù)以作為該選擇信號。
2.如權利要求1所述的快閃存儲器裝置，其中當該選擇器依據(jù)該選擇信號使該寫入保護接腳不連接至該復位信號線時，該選擇器使該寫入保護接腳連接至一寫入保護信號線， 其中該寫入保護信號線連接至該核心電路，用以傳輸一寫入保護信號至該核心電路。
3.如權利要求1所述的快閃存儲器裝置，其中當該選擇器依據(jù)該選擇信號使該功能保存接腳不連接至該復位信號線時，該選擇器使該功能保存接腳連接至一功能保存信號線， 其中該功能保存信號線連接至該核心電路，用以傳輸一功能保存信號至該核心電路。
4.如權利要求1所述的快閃存儲器裝置，其中該可編程數(shù)據(jù)庫為一非易失性存儲器。
5.如權利要求1所述的快閃存儲器裝置，其中該可編程數(shù)據(jù)庫包括一暫存器，耦接該選擇器用以儲存一選擇數(shù)據(jù)，并輸出該選擇數(shù)據(jù)以為該選擇信號。
6.如權利要求1所述的快閃存儲器裝置，其中該串行接口為串行周邊接口。
7.如權利要求1所述的快閃存儲器裝置，其中更包括一輸入緩沖器，耦接該選擇器并與該寫入保護接腳及該功能保存接腳直接連接。
8.—種串行接口的快閃存儲器裝置，包括一命令接收器，耦接該快閃存儲器裝置的一時鐘脈沖接腳以及一數(shù)據(jù)輸入接腳，該命令接收器依據(jù)該數(shù)據(jù)輸入接腳及該時鐘脈沖接腳依序接收多個命令數(shù)據(jù)；一命令解碼器，耦接該命令接收器，并接收所述命令數(shù)據(jù)所形成的一命令序列，該命令解碼器更依據(jù)比較該命令序列與一參考序列來產(chǎn)生一復位信號；以及一核心電路，耦接該命令解碼器，接收該復位信號并依據(jù)該復位信號進行復位。
9.如權利要求8所述的快閃存儲器裝置，其中該串行接口為串行周邊接口。
10.一種串行接口的快閃存儲器裝置的復位動作的執(zhí)行方法，包括由一可編程數(shù)據(jù)庫接收一選擇數(shù)據(jù)；以及依據(jù)該選擇數(shù)據(jù)判斷來決定使該快閃存儲器裝置的一寫入保護接腳或一功能保存接腳的其中之一連接至一復位信號線。
11.如權利要求10所述的復位動作的執(zhí)行方法，其中更包括通過連接至該復位信號線的該寫入保護接腳或該功能保存接腳來使該快閃存儲器裝置的一核心電路執(zhí)行復位動作。
12.—種串行接口的快閃存儲器裝置的復位動作的執(zhí)行方法，包括通過該快閃存儲器裝置的一時鐘脈沖接腳以及一數(shù)據(jù)輸入接腳依序接收多個命令數(shù)據(jù)；以及比較一參考序列與所述命令數(shù)據(jù)所形成的一命令序列，并借以產(chǎn)生一復位信號，其中該復位信號用以針對該快閃存儲器裝置的一核心電路進行復位動作。
全文摘要
本發(fā)明提供一種串行接口的快閃存儲器裝置及其復位動作的執(zhí)行方法，該串行接口的快閃存儲器裝置包括選擇器、核心電路以及可編程數(shù)據(jù)庫。選擇器依據(jù)選擇信號來決定寫入保護接腳或功能保存接腳連接至復位信號線與否。核心電路接收復位信號線上所傳送的復位信號進行復位。可編程數(shù)據(jù)庫提供以通過編程的方式來被寫入選擇數(shù)據(jù)，可編程數(shù)據(jù)庫并輸出選擇數(shù)據(jù)以作為選擇信號。本發(fā)明有效實現(xiàn)在利用現(xiàn)有的串行接口的快閃存儲器裝置具有的有限腳位，來完成對快閃存儲器裝置可隨時進行復位動作的功能。
文檔編號G11C16/20GK102486934SQ20101058132
公開日2012年6月6日 申請日期2010年12月6日 優(yōu)先權日2010年12月6日
發(fā)明者葉潤林, 林繼正 申請人:華邦電子股份有限公司