專利名稱：頁面緩沖電路和非易失性存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種頁面緩沖電路和非易失性存儲(chǔ)裝置，其通過對泄漏電流進(jìn)行補(bǔ) 償，能夠通過位線的一次預(yù)充電執(zhí)行更多次數(shù)的快速感測操作。 根據(jù)本發(fā)明的一個(gè)方面的頁面緩沖電路包括感測放大單元，其配置成將參考電 壓與選擇的存儲(chǔ)塊的位線的位線電壓相比較，并且將感測節(jié)點(diǎn)的電壓電平增加所述參考電 壓與所述位線電壓之間的差，其中所述位線電壓根據(jù)選擇的存儲(chǔ)單元的編程狀態(tài)而經(jīng)歷改 變；以及若干鎖存電路，其配置成根據(jù)所述感測節(jié)點(diǎn)的電壓電平來鎖存編程驗(yàn)證數(shù)據(jù)。
所述參考電壓是根據(jù)電壓下降而變化的電壓，所述電壓下降起因于當(dāng)所述位線被
5預(yù)充電時(shí)發(fā)生的所述位線的泄漏電流，其中所述位線由被選擇的塊和未被選擇的存儲(chǔ)塊共
所述感測放大單元包括具有交叉耦合的部件的放大電路。 根據(jù)本發(fā)明的另一個(gè)方面的非易失性存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其包括若干存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括存儲(chǔ)單元，所述存儲(chǔ)單元耦合到若干字線和若干位線以形成第一位線組和第二位線組；以及頁面緩沖單元，其配置成包括頁面緩沖器，每個(gè)頁面緩沖器耦合到所述第一位線組中包括的第一位線中的至少一個(gè)，并且配置成當(dāng)執(zhí)行編程驗(yàn)證操作時(shí)，將通過起因于來自所述第二位線組中包括的第二位線的泄漏電流的電壓下降而改變的第二位線電壓與所述第一位線組中包括的第一位線的第一位線電壓相比較，所述第一位線電壓根據(jù)選擇的存儲(chǔ)單元的編程狀態(tài)而變化，將感測節(jié)點(diǎn)的電壓電平增加所述第一和第二位線電壓之間的差，并且根據(jù)所述感測節(jié)點(diǎn)的電壓電平來存儲(chǔ)驗(yàn)證數(shù)據(jù)。 根據(jù)本發(fā)明的還有另一個(gè)方面的非易失性存儲(chǔ)裝置包括存儲(chǔ)單元陣列，其包括若干存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括存儲(chǔ)單元，所述存儲(chǔ)單元耦合到若干字線和若干位線；以及電壓控制單元，其配置成響應(yīng)于起因于由所述存儲(chǔ)單元陣列的針對編程而選擇的存儲(chǔ)塊與未被選擇的存儲(chǔ)塊所共享的位線的泄漏電流的電壓下降，在選擇的存儲(chǔ)塊的快速編程驗(yàn)證操作中，在檢查驗(yàn)證數(shù)據(jù)之前，將頁面緩沖器的感測節(jié)點(diǎn)的電壓電平增加所述電壓下降的量。


圖1A是非易失性存儲(chǔ)裝置的框圖； 圖1B是圖1A所示的頁面緩沖單元的頁面緩沖器的電路 圖2A是根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)裝置的示 圖2B是頁面緩沖器的電路 圖2C是圖2B所示的感測放大器的電路圖；以及 圖3是圖示根據(jù)本發(fā)明實(shí)施例的執(zhí)行編程驗(yàn)證操作的方法的時(shí)序圖。
具體實(shí)施例方式
在下文中，將參考附圖詳細(xì)地描述本公開的示例性實(shí)施例。附圖被提供以允許本
領(lǐng)域技術(shù)人員實(shí)施并使用本公開的示例性實(shí)施例。 圖2A是根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)裝置的示圖。 參考圖2A，根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)裝置200包括存儲(chǔ)單元陣列210和頁面緩沖單元220，其中圖2A圖示了非易失性存儲(chǔ)裝置200的部件，它們對于理解示例性實(shí)施例合理地相關(guān)。 存儲(chǔ)單元陣列210包括若干存儲(chǔ)塊BK〈0:n〉(僅示出了 BK〈0:1>)。存儲(chǔ)塊每個(gè)包括多個(gè)存儲(chǔ)單元。根據(jù)例子的存儲(chǔ)單元形成若干單元串。單元串耦合到各個(gè)位線，其中存儲(chǔ)塊BK〈0:n〉的單元串共享各個(gè)位線。例如，位線可以包括第0至第1023偶位線BLE〈0:1023〉和第0至第1023奇位線BL0〈0:1023〉。位線進(jìn)一步包括參考位線REF_BLE和REF_BL0，以便應(yīng)對下述關(guān)注在快速編程驗(yàn)證操作的執(zhí)行期間，由于流過未被選擇的存儲(chǔ)塊的泄漏電流，位線電壓可能下降。
進(jìn)而，每對偶位線和奇位線與頁面緩沖器PB1耦合。
頁面緩沖單元220包括若干頁面緩沖器PB。頁面緩沖器PB2耦合到參考位線REF— BLE、 REF_BLO。包括參考位線REF_BLE、 REF_BLO和頁面緩沖器PB1的電路可以用于提供參 考電壓，以便確定其中位線電壓由于泄漏電流流過未被選擇的塊而下降的程度。電壓控制 單元可以用于測量其中位線電壓根據(jù)未被選擇的塊的泄漏電流而改變的程度(例如借助 于參考電壓)，并且可以用于基于測量的結(jié)果，當(dāng)在編程驗(yàn)證操作期間鎖存驗(yàn)證的結(jié)果時(shí)， 為選擇的位線放大頁面緩沖器PB的感測節(jié)點(diǎn)的電壓。 根據(jù)例子，流過未被選擇的塊的泄漏電流可以流過參考位線。在位線被預(yù)充電以 便執(zhí)行編程驗(yàn)證操作之后，可能發(fā)生起因于泄漏電流的電壓下降。通過使用參考位線的位 線電壓作為參考電壓，可以補(bǔ)償這樣的起因于泄漏電流的電壓下降。 這里，耦合到參考位線REF_BLE、 REF_BLO的存儲(chǔ)單元根據(jù)例子處于擦除狀態(tài)下， 但是也可以處于任何的編程狀態(tài)下。這是因?yàn)轳詈系絽⒖嘉痪€的漏極選擇晶體管DST的 柵極沒有耦合到漏極選擇線DSL，而是如所示的那樣耦合到了接地節(jié)點(diǎn)Vss，從而維持了關(guān) 斷狀態(tài)。這樣一來，從參考位線REF_BLE、REF_BLO生成的泄漏電流就可以用參考位線REF_ BLE、 REF_BLO和附接到參考位線REF_BLE、 REF_BLO的單元串塊準(zhǔn)確地測量。
下面更加詳細(xì)地描述對其執(zhí)行編程操作的耦合到位線的頁面緩沖器PBl。
圖2B是頁面緩沖器的電路圖。 參考圖2B，根據(jù)本發(fā)明實(shí)施例的頁面緩沖器PB1包括位線選擇單元221、感測放大 器(SA) 222、感測單元223、預(yù)充電單元224、第一至第四鎖存單元225至228、數(shù)據(jù)感測單元 229以及第一和第二驗(yàn)證單元230、231。 位線選擇單元221配置成選擇偶位線BLE或奇位線BLO，并且將選擇的位線與第一 感測節(jié)點(diǎn)S01耦合。SA222配置成將第一感測節(jié)點(diǎn)S01的電壓與參考電壓SA—REF相比較， 所述參考電壓SA_REF由于未被選擇的塊的泄漏電流流過參考位線REF_BLE、 REF_BLO而下 降，SA222并且配置成基于比較的結(jié)果放大第二感測節(jié)點(diǎn)S02的電壓電平。
感測單元223配置成將感測到的第一感測節(jié)點(diǎn)SOI的電壓電平傳送到第二感測節(jié) 點(diǎn)S02。預(yù)充電單元224配置成對第二感測節(jié)點(diǎn)S02進(jìn)行預(yù)充電。 第一至第四鎖存單元225至228耦合在第二感測節(jié)點(diǎn)S02和數(shù)據(jù)感測單元229之 間，并且配置成存儲(chǔ)要被編程的數(shù)據(jù)或者讀取的數(shù)據(jù)。第一至第四鎖存單元225至228還 可以存儲(chǔ)編程驗(yàn)證的結(jié)果。 第一鎖存單元225是用于接收要被編程的數(shù)據(jù)的高速緩沖鎖存器。第二鎖存單元 226是用于鎖存要被編程的數(shù)據(jù)的主鎖存器。第三鎖存單元227是用于執(zhí)行編程和讀取操 作的臨時(shí)鎖存器。第四鎖存單元228是用于根據(jù)編程狀態(tài)存儲(chǔ)標(biāo)記數(shù)據(jù)的標(biāo)記鎖存器。
數(shù)據(jù)感測單元229配置成響應(yīng)于第二感測節(jié)點(diǎn)S02的電壓電平改變選擇的鎖存器 的數(shù)據(jù)。 第一驗(yàn)證單元230耦合在第一鎖存單元225和第二鎖存單元226之間，并且配置 成控制用于編程驗(yàn)證操作的第一驗(yàn)證信號(hào)PBVER1的輸出。第二驗(yàn)證單元231耦合在第二 鎖存單元226和第四鎖存單元228之間，并且配置成控制用于編程驗(yàn)證操作的第二驗(yàn)證信 號(hào)PBVER2的輸出。 下面更加詳細(xì)地描述頁面緩沖器PB1 。位線選擇單元221包括第一至第四NMOS晶體管Nl至N4。 SA222包括交叉耦合類型的放大電路。下面詳細(xì)地描述SA222。 感測單元223包括第五NM0S晶體管N5，并且預(yù)充電單元224包括PM0S晶體管P。
第一鎖存單元225包括第六至第九NM0S晶體管N6至N9以及第一和第二反相器IN1、IN2。第二鎖存單元226包括第十至第十二NM0S晶體管N10至N12以及第三和第四反相器IN3、 IN4。 第三鎖存單元227包括第十三至第十五NMOS晶體管N13至N15以及第五和第六反相器IN5、 IN6。第四鎖存單元228包括第十六至第二十NMOS晶體管N16至N20以及第七和第八反相器IN7、IN8。 數(shù)據(jù)感測單元229包括第二i^一 NMOS晶體管N21，并且第一驗(yàn)證單元230包括第二十二至第二十四NMOS晶體管N22至N24。第二驗(yàn)證單元231包括第二十五和第二十六NMOS晶體管N25、N26。 頁面緩沖器PB1進(jìn)一步包括第二十七NMOS晶體管N27。 第一和第二 NMOS晶體管Nl、 N2耦合在偶位線BLE和奇位線BLO之間?？勺冸妷篤IRPWR耦合到第一和第二 NMOS晶體管Nl、 N2之間的節(jié)點(diǎn)。 第三NMOS晶體管N3耦合在偶位線BLE和第一感測節(jié)點(diǎn)S01之間，并且第四NMOS晶體管N4耦合在奇位線BLO和第一感測節(jié)點(diǎn)S01之間。 偶位線選擇信號(hào)SELBLE輸入到第三NMOS晶體管N3的柵極，并且奇位線選擇信號(hào)SELBLO輸入到第四NMOS晶體管N4的柵極。 第五NMOS晶體管N5耦合在第一感測節(jié)點(diǎn)S01和第二感測節(jié)點(diǎn)S02之間，并且感測控制信號(hào)PBSENSE輸入到第五NMOS晶體管N5的柵極。 PMOS晶體管P耦合在電源電壓和第二感測節(jié)點(diǎn)S02之間。預(yù)充電控制信號(hào)PRECHSO_N輸入到PMOS晶體管P的柵極。 第六和第七NMOS晶體管N6、 N7串聯(lián)耦合在第二感測節(jié)點(diǎn)S02和接地節(jié)點(diǎn)之間。第一傳輸信號(hào)TRANC輸入到第六NMOS晶體管N6的柵極。節(jié)點(diǎn)QC耦合到第七NMOS晶體管N7的柵極。 第一和第二反相器IN1、 IN2以交叉耦合的布置耦合在節(jié)點(diǎn)QC和節(jié)點(diǎn)QC_N之間，以便形成第一鎖存器L1。 第八NMOS晶體管N8耦合在節(jié)點(diǎn)QC和節(jié)點(diǎn)Kl之間。第九NMOS晶體管N9耦合在節(jié)點(diǎn)QC_N和節(jié)點(diǎn)Kl之間。第一復(fù)位信號(hào)CRST輸入到第八NMOS晶體管N8的柵極。第一設(shè)置信號(hào)CSET輸入到第九NMOS晶體管N9的柵極。 第十NMOS晶體管N10耦合在第二感測節(jié)點(diǎn)S02和節(jié)點(diǎn)QM_N之間。第二傳輸信號(hào)TRANM輸入到第十NMOS晶體管N10的柵極。 第三和第四反相器IN3、 IN4以交叉耦合的布置耦合在節(jié)點(diǎn)QM和節(jié)點(diǎn)QM_N之間，以便形成第二鎖存器L2。 第^^一 NMOS晶體管Nil耦合在節(jié)點(diǎn)QM和節(jié)點(diǎn)Kl之間。第十二 NMOS晶體管N12耦合在節(jié)點(diǎn)QM_N和節(jié)點(diǎn)Kl之間。第二復(fù)位信號(hào)MRST輸入到第i^一 NMOS晶體管Nil的柵極。第二設(shè)置信號(hào)MSET輸入到第十二 NMOS晶體管N12的柵極。 第十三NMOS晶體管N13耦合在第二感測節(jié)點(diǎn)S02和節(jié)點(diǎn)QT_N之間。第三傳輸信號(hào)TRANT輸入到第十三NMOS晶體管N13的柵極。
第五和第六反相器IN5、 IN6以交叉耦合的布置耦合在節(jié)點(diǎn)QT和節(jié)點(diǎn)QT_N之間， 以便形成第三鎖存器L3。 第十四NM0S晶體管N14耦合在節(jié)點(diǎn)QT和節(jié)點(diǎn)Kl之間。第十五NM0S晶體管N15 耦合在節(jié)點(diǎn)QT_N和節(jié)點(diǎn)Kl之間。第三復(fù)位信號(hào)TRST輸入到第十四NM0S晶體管N14的柵 極。第三設(shè)置信號(hào)TSET輸入到第十五NM0S晶體管N15的柵極。 第十六和第十七NM0S晶體管N16、 N17串聯(lián)耦合在第二感測節(jié)點(diǎn)S02和接地節(jié)點(diǎn) 之間。第四傳輸信號(hào)TRANF輸入到第十六NM0S晶體管N16的柵極，并且節(jié)點(diǎn)QF耦合到第 十七NM0S晶體管N17的柵極。 第十八NM0S晶體管N18耦合在第二感測節(jié)點(diǎn)S02和節(jié)點(diǎn)QF_N之間。第五傳輸信 號(hào)TRANF—N輸入到第十八NMOS晶體管N18的柵極，其中第四傳輸信號(hào)TRANF的反信號(hào)是第 五產(chǎn)生信號(hào)TRANF_N。 第七和第八反相器IN7、 IN8以交叉耦合的布置耦合在節(jié)點(diǎn)QF和節(jié)點(diǎn)QF_N之間， 以便形成第第四鎖存器L4。 第十九NMOS晶體管N19耦合在節(jié)點(diǎn)QF和節(jié)點(diǎn)Kl之間。第二十NMOS晶體管N20 耦合在節(jié)點(diǎn)QF_N和節(jié)點(diǎn)Kl之間。第四復(fù)位信號(hào)FRST輸入到第十九NMOS晶體管N19的柵 極。第四設(shè)置信號(hào)FSET輸入到第二十NMOS晶體管N20的柵極。 第二^^一 NMOS晶體管N21耦合在節(jié)點(diǎn)Kl和接地節(jié)點(diǎn)之間，其中第二感測節(jié)點(diǎn)S02 耦合到第二十一 NMOS晶體管N21的柵極。 第二十二 NM0S晶體管N22耦合在接地節(jié)點(diǎn)和節(jié)點(diǎn)K2之間。第二十三和第二十四 NM0S晶體管N23、 N24耦合在節(jié)點(diǎn)K2和節(jié)點(diǎn)K3之間。節(jié)點(diǎn)QM耦合到第二十二 NMOS晶體 管N22的柵極，并且節(jié)點(diǎn)QC—N耦合到第二十三NMOS晶體管N23的柵極。進(jìn)而，檢查信號(hào) PBCHECK輸入到第二十四NMOS晶體管N24的柵極。從節(jié)點(diǎn)K3輸出第一驗(yàn)證信號(hào)PBVER1。
第二十五和第二十六NMOS晶體管N25、 N26串聯(lián)耦合在接地節(jié)點(diǎn)和第二驗(yàn)證信號(hào) PBVER2的輸出端之間。節(jié)點(diǎn)QM耦合到第二十五NMOS晶體管N25的柵極，并且節(jié)點(diǎn)QF耦合 到第二十六NMOS晶體管N26的柵極。 頁面緩沖器PB1是耦合到位線的電路，所述位線與經(jīng)歷編程的存儲(chǔ)單元耦合。根 據(jù)例子，耦合到參考位線REF_BLE、 REF_BL0的頁面緩沖器PB2(在圖2A中)可以處于擦除 狀態(tài)下。根據(jù)頁面緩沖器PB1的示例性實(shí)施例，可以省略SA222。進(jìn)而，在對位線進(jìn)行預(yù)充 電之后，頁面緩沖器PB1的第一感測節(jié)點(diǎn)SOl的電壓電平對應(yīng)于參考電壓SA—REF。頁面緩 沖器PB1所使用的參考電壓SA_REF從參考位線REF_BLE、 REF_BL0的頁面緩沖器PB2的感 測放大器222獲得，并且隨著參考位線REF_BLE、 REF_BL0的位線電壓由于泄漏電流流過未 被選擇的存儲(chǔ)塊下降而變化。亦即，在對用于頁面緩沖器PB1和PB2兩者的位線進(jìn)行預(yù)充電 之后，響應(yīng)于流過未被選擇的存儲(chǔ)塊的泄漏電流，參考位線REF_BLE、 REF_BL0的電壓下降。 因此，SA222通過以下放大第二感測節(jié)點(diǎn)S02的電壓針對參考位線REF_BLE、 REF—BL0，使 用從頁面緩沖器PB2獲得的參考電壓SA_REF來進(jìn)行比較，所述參考電壓SA_REF響應(yīng)于泄 漏電流所造成的電壓下降而改變。 與此同時(shí)，頁面緩沖器PB1的SA222被構(gòu)造如下。
圖2C是圖2B所示的感測放大器SA的電路圖。 參考圖2C， SA222包括第一至第三PMOS晶體管PM1至PM3和第一至第四NMOS晶體管NM1至NM4。 第一 PM0S晶體管PM1耦合在電源電壓和節(jié)點(diǎn)Dl之間。反相啟用信號(hào)EN_B輸入 到第一 PMOS晶體管PM1的柵極。 第二 PMOS晶體管PM2和第一 NMOS晶體管NM1串聯(lián)耦合在節(jié)點(diǎn)Dl和節(jié)點(diǎn)D2之間。 進(jìn)而，第三PMOS晶體管PM3和第二 NMOS晶體管NM2串聯(lián)耦合在節(jié)點(diǎn)Dl和節(jié)點(diǎn)D2之間。
第二 PMOS晶體管PM2和第一 NMOS晶體管NMI的柵極耦合到節(jié)點(diǎn)D4。節(jié)點(diǎn)D4耦 合到第三PMOS晶體管PM3和第二 NMOS晶體管NM2之間的點(diǎn)，并且還耦合到第一感測節(jié)點(diǎn) SOl。 進(jìn)而，第三PMOS晶體管PM3和第二 NMOS晶體管NM2的柵極耦合到節(jié)點(diǎn)D3。節(jié)點(diǎn) D3是第二 PMOS晶體管PM2和第一 NMOS晶體管NMI的中介點(diǎn)。這里，從參考位線REF_BLE、 REF_BLO接收的參考電壓SA_REF(亦即未被選擇的存儲(chǔ)塊的泄漏電流)輸入到節(jié)點(diǎn)D3。
第三NMOS晶體管NM3耦合在節(jié)點(diǎn)D2和接地節(jié)點(diǎn)之間。第四NMOS晶體管NM4耦 合在節(jié)點(diǎn)D2和第二感測節(jié)點(diǎn)S02之間。啟用信號(hào)EN輸入到第三和第四NMOS晶體管NM3、 NM4的柵極。 響應(yīng)于啟用信號(hào)EN而驅(qū)動(dòng)SA222。如果第一感測節(jié)點(diǎn)SOI的電壓響應(yīng)于參考電壓 SA_REF而改變，則SA222將第二感測節(jié)點(diǎn)S02的電壓增加參考電壓SA_REF和第一感測節(jié) 點(diǎn)SOI的電壓之間的差。根據(jù)例子，如果參考電壓SA_REF由于對應(yīng)于參考電流SA_REF的 泄漏電流而下降，則第一感測節(jié)點(diǎn)SOI的電壓下降。 像這樣，SA222通過至少改變第二感測節(jié)點(diǎn)S02的電壓電平對由泄漏電流引起的 電壓下降進(jìn)行補(bǔ)償。因此，預(yù)充電的位線電壓的變化可以被防止/減少，而不管泄漏電流的 發(fā)生。 下面描述根據(jù)本發(fā)明實(shí)施例的使用SA 222的編程驗(yàn)證操作。 圖3是圖示根據(jù)本發(fā)明實(shí)施例的執(zhí)行編程驗(yàn)證操作的方法的時(shí)序圖。 參考圖3，當(dāng)執(zhí)行偶位線BLE和第一編程驗(yàn)證操作時(shí)，輸入高電平"VCC+Vt"的偶位
線選擇信號(hào)SELBLE，以將偶位線BLE和第一感測節(jié)點(diǎn)SOI耦合在一起。進(jìn)而，施加第一電壓
(VI)電平的感測控制信號(hào)PBSENSE，以對偶位線BLE進(jìn)行預(yù)充電。 下一步，將偶位線BLE置于浮動(dòng)狀態(tài)以便執(zhí)行第一估計(jì)操作。然后，向選擇的字線
施加第一驗(yàn)證電壓PV1 ，并且向未被選擇的字線施加通過偏置電壓。 位線的電壓電平根據(jù)耦合到選擇的字線的選擇的存儲(chǔ)單元的編程狀態(tài)而變化。 如果選擇的存儲(chǔ)單元具有大于第一驗(yàn)證電壓PV1的閾值電壓，則存儲(chǔ)單元被關(guān)
斷，以便偶位線BLE的電壓維持預(yù)充電狀態(tài)。然而，如果選擇的存儲(chǔ)單元具有小于第一驗(yàn)證
電壓PV1的閾值電壓，則存儲(chǔ)單元被接通，以便將偶位線BLE放電至例如OV。 在完成第一估計(jì)操作之后，使用啟用信號(hào)EN來感測第一估計(jì)操作的結(jié)果。第二感
測節(jié)點(diǎn)S02的電壓電平根據(jù)偶位線(BLE)電壓而變化。下一步，將第一編程驗(yàn)證操作的結(jié)
果存儲(chǔ)在選擇的鎖存器中。 在快速編程驗(yàn)證操作中，緊接著在第一編程驗(yàn)證操作之后執(zhí)行第二編程驗(yàn)證操 作，而不對位線進(jìn)行預(yù)充電。為此目的，通過向選擇的字線施加第二驗(yàn)證電壓PV2來執(zhí)行第 二估計(jì)操作，并且通過第二感測節(jié)點(diǎn)S02來感測第二估計(jì)操作的結(jié)果。
這里，未被選擇的存儲(chǔ)塊保持被禁用，但是與選擇的存儲(chǔ)塊共享位線。因此，從未
10被選擇的存儲(chǔ)塊中生成泄漏電流。因此，由于相同的泄漏電流流過參考位線REF_BLE、REF_ BL0，所以參考位線的電壓電平由于泄漏電流而下降。 因此，耦合到參考位線的頁面緩沖器PB(例如PB2)的第一感測節(jié)點(diǎn)S01的電壓電 平由于泄漏電流而下降。在這種情況下，頁面緩沖器PB2的第一感測節(jié)點(diǎn)S01的電壓電平 變?yōu)閰⒖茧妷篠A_REF。 進(jìn)而，耦合到正在對其執(zhí)行編程操作的偶位線BLE的頁面緩沖器PB (例如所示的
PB1)的SA222將參考電壓SA_REF與第一感測節(jié)點(diǎn)SOI的電壓相比較，并且將第二感測節(jié)點(diǎn)
S02的電壓電平增加參考電壓SA_REF和第一感測節(jié)點(diǎn)SOI的電壓之間的差。 在根據(jù)第二驗(yàn)證電壓PV2執(zhí)行估計(jì)操作的同時(shí)，可以通過SA222的操作來補(bǔ)償起
因于泄漏電流的位線電壓的不希望有的減少。 因此，根據(jù)其中選擇的存儲(chǔ)單元被編程的程度可以持續(xù)感測驗(yàn)證數(shù)據(jù)。進(jìn)而，由于 起因于泄漏電流流過未被選擇的存儲(chǔ)塊的電壓下降被SA222補(bǔ)償，所以在第二編程驗(yàn)證操 作之后，可以隨后執(zhí)行使用第三和第四驗(yàn)證電壓PV3、 PV4的編程驗(yàn)證操作。
如上所述，依照根據(jù)本發(fā)明的頁面緩沖電路和非易失性存儲(chǔ)裝置，當(dāng)執(zhí)行快速編 程驗(yàn)證操作時(shí)，通過位線的一次預(yù)充電可以執(zhí)行更多次數(shù)的編程驗(yàn)證操作。因此，可以減少 執(zhí)行編程操作所花費(fèi)的時(shí)間。
權(quán)利要求
一種頁面緩沖電路，包括感測放大單元，其配置成將參考電壓與選擇的存儲(chǔ)塊的位線的位線電壓相比較，并且將感測節(jié)點(diǎn)的電壓電平增加所述參考電壓與所述位線電壓之間的差，其中所述位線電壓根據(jù)選擇的存儲(chǔ)單元的編程狀態(tài)而經(jīng)歷改變；以及若干鎖存電路，其配置成根據(jù)所述感測節(jié)點(diǎn)的電壓電平來鎖存編程驗(yàn)證數(shù)據(jù)。
2. 如權(quán)利要求1所述的頁面緩沖電路，其中，所述參考電壓是根據(jù)電壓下降而變化的 電壓，所述電壓下降起因于當(dāng)所述位線被預(yù)充電時(shí)發(fā)生的所述位線的泄漏電流，其中所述 位線由選擇的存儲(chǔ)塊和未被選擇的存儲(chǔ)塊共享。
3. 如權(quán)利要求1所述的頁面緩沖電路，其中，所述感測放大單元包括具有交叉耦合的 部件的放大電路。
4. 一種非易失性存儲(chǔ)裝置，包括存儲(chǔ)單元陣列，其包括若干存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括存儲(chǔ)單元，所述存儲(chǔ)單元耦合到若 干字線和若干位線以形成第一位線組和第二位線組；以及頁面緩沖單元，其配置成包括頁面緩沖器，每個(gè)頁面緩沖器耦合到所述第一位線組中 包括的第一位線中的至少一個(gè)，并且配置成當(dāng)執(zhí)行編程驗(yàn)證操作時(shí)，將通過起因于來自所 述第二位線組中包括的第二位線的泄漏電流的電壓下降而改變的第二位線電壓與所述第 一位線組中包括的第一位線的第一位線電壓相比較，所述第一位線電壓根據(jù)選擇的存儲(chǔ)單 元的編程狀態(tài)而變化，將感測節(jié)點(diǎn)的電壓電平增加所述第一和第二位線電壓之間的差，并 且根據(jù)所述感測節(jié)點(diǎn)的電壓電平來存儲(chǔ)驗(yàn)證數(shù)據(jù)。
5. 如權(quán)利要求4所述的非易失性存儲(chǔ)裝置，其中，配置成在所述第二位線組中將所述 第二位線組與單元串耦合在一起的第一選擇晶體管配置成保持關(guān)斷狀態(tài)。
6. 如權(quán)利要求5所述的非易失性存儲(chǔ)裝置，其中，接地節(jié)點(diǎn)與所述第一選擇晶體管的 柵極耦合。
7. 如權(quán)利要求5所述的非易失性存儲(chǔ)裝置，其中，所述頁面緩沖單元包括 感測放大單元，其配置成將所述第一位線電壓與所述第二位線電壓相比較，并且將與所述第一位線耦合的所述感測節(jié)點(diǎn)的電壓電平增加所述第一和第二位線電壓之間的差；以 及若干鎖存電路，其配置成根據(jù)所述感測節(jié)點(diǎn)的電壓電平來鎖存所述驗(yàn)證數(shù)據(jù)。
8. 如權(quán)利要求7所述的非易失性存儲(chǔ)裝置，其中，所述第二位線電壓對應(yīng)于根據(jù)所述 第二位線的電壓下降而變化的電壓，所述電壓下降起因于當(dāng)所述第二位線被預(yù)充電時(shí)發(fā)生 的所述位線的泄漏電流，其中所述位線由所述存儲(chǔ)單元陣列中的選擇的存儲(chǔ)塊和未被選擇 的存儲(chǔ)塊共享。
9. 如權(quán)利要求7所述的非易失性存儲(chǔ)裝置，其中，所述感測放大單元包括具有交叉耦 合的部件的放大電路。
10. —種非易失性存儲(chǔ)裝置，包括存儲(chǔ)單元陣列，其包括若干存儲(chǔ)塊，每個(gè)存儲(chǔ)塊包括存儲(chǔ)單元，所述存儲(chǔ)單元耦合到若干字線和若干位線；以及電壓控制單元，其配置成響應(yīng)于起因于由所述存儲(chǔ)單元陣列的針對編程而選擇的存儲(chǔ) 塊與未被選擇的存儲(chǔ)塊所共享的位線的泄漏電流的電壓下降，在選擇的存儲(chǔ)塊的快速編程驗(yàn)證操作中，在檢查驗(yàn)證數(shù)據(jù)之前，將頁面緩沖器的感測節(jié)點(diǎn)的電壓電平增加所述電壓下 降的量。
全文摘要
本發(fā)明公開了一種頁面緩沖電路和非易失性存儲(chǔ)裝置，該頁面緩沖電路包括感測放大單元，其配置成將參考電壓與選擇的存儲(chǔ)塊的位線的位線電壓相比較，并且將感測節(jié)點(diǎn)的電壓電平增加所述參考電壓與所述位線電壓之間的差，其中所述位線電壓根據(jù)選擇的存儲(chǔ)單元的編程狀態(tài)而經(jīng)歷改變；以及若干鎖存電路，其配置成根據(jù)所述感測節(jié)點(diǎn)的電壓電平來鎖存編程驗(yàn)證數(shù)據(jù)。
文檔編號(hào)G11C16/24GK101794619SQ20101000406
公開日2010年8月4日 申請日期2010年1月18日 優(yōu)先權(quán)日2009年2月2日
發(fā)明者許晃 申請人:海力士半導(dǎo)體有限公司