專利名稱：一種存儲(chǔ)器裝置及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于可編程電阻存儲(chǔ)器裝置以及操作此存儲(chǔ)器裝置的方法。
背景技術(shù)：
許多電子系統(tǒng)需要非易失性存儲(chǔ)器，其在高溫下具有非常長(zhǎng)的保持時(shí)間，且又可 重寫(xiě)以用于更新儲(chǔ)存于其中的程序代碼(code)及數(shù)據(jù)。然而，沒(méi)有多少存儲(chǔ)單元技術(shù)可滿 足此兩種要求?？赏ㄟ^(guò)以適合于集成電路中所實(shí)施的電平(level)施加電流來(lái)致使基于相變的 存儲(chǔ)材料(如基于硫族化合物的材料及類似材料)在非晶相與結(jié)晶相之間變相。在現(xiàn)有的相變存儲(chǔ)器中，通過(guò)施加電流來(lái)儲(chǔ)存數(shù)據(jù)，所述電流對(duì)相變材料進(jìn)行加 熱，以致使主動(dòng)區(qū)域在非晶相與結(jié)晶相之間轉(zhuǎn)變。因?yàn)橄嘧冏鳛榧訜岬闹苯咏Y(jié)果而發(fā)生， 所以當(dāng)主動(dòng)區(qū)域成分由于裝置所暴露的環(huán)境條件而自非晶相移位至結(jié)晶相(或反之亦然) 時(shí)，具有相變存儲(chǔ)元件的存儲(chǔ)單元可能遭受電阻漂移。舉例而言，主動(dòng)區(qū)域已復(fù)位(reset)至大體上非晶狀態(tài)的相變存儲(chǔ)單元隨著時(shí)間 的過(guò)去可在主動(dòng)區(qū)域中形成結(jié)晶區(qū)域的分布。若結(jié)晶區(qū)域連接而形成穿過(guò)主動(dòng)區(qū)域的低電 阻路徑，則當(dāng)讀取存儲(chǔ)單元時(shí)，將檢測(cè)到較低電阻狀態(tài)，且導(dǎo)致數(shù)據(jù)誤差。見(jiàn)Gleixner的 「Phase Change MemoryReliability」，第22期，NVSMW，2007。其它類型的可編程電阻材料 中可能出現(xiàn)類似問(wèn)題。因此，需要提供解決上文所述的數(shù)據(jù)保持問(wèn)題的可編程電阻存儲(chǔ)單元及操作此裝 置的方法。

發(fā)明內(nèi)容
本文所述的存儲(chǔ)器裝置是通過(guò)電絕緣層自存儲(chǔ)材料的實(shí)體分離(physical segregation)以建立高電阻狀態(tài)且通過(guò)電絕緣層的至少一部分再合并(re-absorption) 至存儲(chǔ)材料中以建立低電阻狀態(tài)來(lái)編程及擦除。編程及擦除的實(shí)體機(jī)制包含移動(dòng)結(jié)構(gòu)空位(structure vacancy)以形成空隙及/ 或摻雜材料與本體材料的分離，以沿電極之間的電極間電流路徑形成由空隙及/或介電摻 雜材料構(gòu)成的電絕緣層。在實(shí)施例中，電絕緣層可形成于與電極中之一者的界面處。在實(shí)施例中，如本文所述的電絕緣層的分離及再合并可歸因于取決于電場(chǎng)的極 性、溫度梯度及/或電流密度分布的動(dòng)力機(jī)制。舉例而言，形成電絕緣層的分離可歸因于電 絕緣層的材料自存儲(chǔ)材料體內(nèi)的具有較低電流密度的區(qū)域移動(dòng)至具有較高電流密度的區(qū) 域、自具有較低溫度的區(qū)域移動(dòng)至具有較高溫度的區(qū)域、自具有較低電壓電位的區(qū)域移動(dòng) 至具有較高電壓電位的區(qū)域及/或其它動(dòng)力過(guò)程。由于本文所述的存儲(chǔ)機(jī)制為電偏壓(bias)下的動(dòng)力過(guò)程，而非歸因于存儲(chǔ)材料 中的固相條件的改變，因此本文所述的存儲(chǔ)器裝置提供對(duì)裝置所暴露的環(huán)境條件的較佳抗 擾性(immunity)，且因此具有經(jīng)改良的數(shù)據(jù)保持。
如本文所述的存儲(chǔ)器裝置包含存儲(chǔ)單元，存儲(chǔ)單元包括位于第一電極與第二電極 之間的存儲(chǔ)材料的本體。所述存儲(chǔ)器裝置更包含用以將偏壓配置施加于存儲(chǔ)單元以在存儲(chǔ) 單元中建立高電阻狀態(tài)及低電阻狀態(tài)的電路。第一偏壓配置向存儲(chǔ)材料提供足夠量的能量 以引起電絕緣層自存儲(chǔ)材料體分離出，從而建立高電阻狀態(tài)。第二偏壓配置向存儲(chǔ)材料提 供足夠量的能量以引起電絕緣層的至少一部分再合并至存儲(chǔ)材料體中，從而建立低電阻狀 態(tài)。在實(shí)施例中，第二偏壓配置的極性可與第一偏壓配置的極性相反，以增強(qiáng)取決于 所施加電場(chǎng)及/或電流的方向的電遷移及其它動(dòng)力過(guò)程。在實(shí)施例中，第一電極與存儲(chǔ)材料的本體之間的接觸表面可小于第二電極與存儲(chǔ) 材料的本體之間的接觸表面，以促進(jìn)本文所述的非對(duì)稱分離/再合并過(guò)程。 本文已針對(duì)一存儲(chǔ)器裝置演示了動(dòng)力存儲(chǔ)機(jī)制，所述存儲(chǔ)器裝置具有包括摻雜有 氧化硅的GexSbyTez的存儲(chǔ)材料的本體，其中χ = 2、y = 2且ζ = 5，摻雜有10至20原子％ 的氧化硅。然而，由于本文所述的存儲(chǔ)機(jī)制并不依賴于存儲(chǔ)材料中的固相條件的變化，因此 可使用特征在于由于編程及擦除偏壓配置的施加而導(dǎo)致的電絕緣層的分離及再合并動(dòng)力 過(guò)程的其它材料。在實(shí)施例中，存儲(chǔ)材料可包括含有結(jié)構(gòu)空位、摻雜或兩者的經(jīng)摻雜或未經(jīng)摻雜的 金屬、半導(dǎo)體或金屬/半導(dǎo)體合金。所述摻雜可包括介電型及氣體型摻雜材料中的一者或 兩者。在經(jīng)摻雜實(shí)施例中，電絕緣層由于摻雜材料中的至少一些的分離而形成。本文亦揭露操作如上文所述的存儲(chǔ)器裝置的方法。在審閱圖式、具體描述內(nèi)容及附加的權(quán)利要求范圍后，可明白本發(fā)明的其它態(tài)樣 及優(yōu)勢(shì)。


圖1為儲(chǔ)存單一數(shù)據(jù)位的存儲(chǔ)單元中的存儲(chǔ)狀態(tài)的電阻分布的曲線圖。圖2說(shuō)明現(xiàn)有技術(shù)「?jìng)阈汀勾鎯?chǔ)單元的橫截面圖。圖3Α至圖3Β說(shuō)明如本文所述的通過(guò)存儲(chǔ)材料的本體內(nèi)的電絕緣層的分離及再合 并而編程及擦除的存儲(chǔ)單元的第一實(shí)施例。圖4為繪示與電極的界面處的電絕緣層的如本文所述的存儲(chǔ)單元的穿透式電子 顯微鏡照片。圖5為本文所述的制造過(guò)程的簡(jiǎn)化流程圖。圖6Α至圖6C說(shuō)明用于形成如本文所述的存儲(chǔ)單元的制造過(guò)程的階段。圖7說(shuō)明在存儲(chǔ)材料的本體內(nèi)具有電絕緣層的處于經(jīng)編程狀態(tài)的第二存儲(chǔ)單元 的俯視圖。圖8說(shuō)明在存儲(chǔ)材料的本體內(nèi)具有電絕緣層的處于經(jīng)編程狀態(tài)的第三存儲(chǔ)單元 的橫截面圖。圖9說(shuō)明在存儲(chǔ)材料的本體內(nèi)具有電絕緣層的處于經(jīng)編程狀態(tài)的第四存儲(chǔ)單元 的橫截面圖。圖10為包含使用基于如本文所述的電絕緣層分離及再合并的存儲(chǔ)單元而實(shí)施的 存儲(chǔ)器陣列的集成電路的簡(jiǎn)化方塊圖。
圖11為圖10的存儲(chǔ)器陣列的實(shí)施例的簡(jiǎn)化電路圖。圖12至圖15說(shuō)明用于編程及擦除的可能的脈沖形狀。圖16說(shuō)明用于編程操作以引起電絕緣層的形成的偏壓配置。圖17繪示用于圖16的編程操作中的字線電壓的脈沖形狀。圖18說(shuō)明用于擦除操作以引起電絕緣層的再合并的偏壓配置。圖19繪示用于圖18的擦除操作中的字線電壓的脈沖形狀。圖20為針對(duì)編程/擦除循環(huán)的測(cè)得的存儲(chǔ)單元電阻對(duì)循環(huán)數(shù)目的曲線圖。圖21為針對(duì)適合于多電平編程的編程偏壓的測(cè)得的存儲(chǔ)單元電阻對(duì)脈沖數(shù)目的 曲線圖。主要元件符號(hào)說(shuō)明100:較低電阻設(shè)定狀態(tài)101 讀取裕度102 高電阻復(fù)位狀態(tài)103:臨界電阻值210:介電層220:底部電極225、245、325、345、717、817 寬度230 相變存儲(chǔ)元件240:頂部電極250 主動(dòng)區(qū)域300 存儲(chǔ)單元310:介電質(zhì)320、720、820、920 第一電極330、1140、1142、1144、1146 存儲(chǔ)元件332、834:底部表面334,832 頂部表面335 第一接觸表面337 第二接觸表面340、740、840、940 第二電極355、755、855、955 電絕緣層500 530 步驟700 第二存儲(chǔ)單元715:介電間隙壁730、830、930 存儲(chǔ)材料800:第三存儲(chǔ)單元900:第四存儲(chǔ)單元1010:集成電路1012 存儲(chǔ)器陣列1014 字線譯碼器與驅(qū)動(dòng)器
6
1016、1156,1158 字線
1018 位線譯碼器
1020、1160,1162 位線
1022 總線
1024 區(qū)塊
1026 數(shù)據(jù)總線
1028 數(shù)據(jù)輸入線
1030 其它電路
1032 數(shù)據(jù)輸出線
1034 控制器
1036 偏壓電路電壓與電流源
1130、1132、1134、1136、1601 存儲(chǔ)單元
1154 源極線
1155 源極線終端電路
1180 路徑
1600 存取晶體管
R1 最高電阻
R2 較低電阻
具體實(shí)施例方式參看圖1至圖21提供對(duì)本發(fā)明的實(shí)施例的詳細(xì)描述。在現(xiàn)有相變存儲(chǔ)器中，通過(guò)致使相變材料的主動(dòng)區(qū)域在非晶相與結(jié)晶相之間轉(zhuǎn)變 來(lái)儲(chǔ)存數(shù)據(jù)，非晶相與結(jié)晶相具有顯著不同的電阻。圖1為儲(chǔ)存單一數(shù)據(jù)位的存儲(chǔ)單元中 的存儲(chǔ)狀態(tài)的電阻分布的曲線圖，所述存儲(chǔ)狀態(tài)包含較低電阻設(shè)定(經(jīng)編程)狀態(tài)100， 其對(duì)應(yīng)于存儲(chǔ)單元的主動(dòng)區(qū)域中的主要結(jié)晶相；以及高電阻復(fù)位(經(jīng)擦除)狀態(tài)102，其對(duì) 應(yīng)于存儲(chǔ)單元的主動(dòng)區(qū)域中的主要非晶相。為可靠操作，電阻分布必須具有非重疊的電阻 范圍。較低電阻設(shè)定狀態(tài)100的最高電阻R1與高電阻復(fù)位狀態(tài)102的較低電阻R2之間 的差異界定用于區(qū)分較低電阻設(shè)定狀態(tài)100下的存儲(chǔ)單元與高電阻復(fù)位狀態(tài)102下的存儲(chǔ) 單元的讀取裕度(margin) 101?？赏ㄟ^(guò)判定存儲(chǔ)單元是具有對(duì)應(yīng)于較低電阻設(shè)定狀態(tài)100 的電阻或具有對(duì)應(yīng)于高電阻復(fù)位狀態(tài)102的電阻(例如通過(guò)測(cè)量存儲(chǔ)單元的電阻是高于或 低于讀取裕度101內(nèi)的臨界電阻值RSA 103)來(lái)判定儲(chǔ)存于所述存儲(chǔ)單元中的數(shù)據(jù)。在每 存儲(chǔ)單元多位的實(shí)施例中，存在兩個(gè)以上電阻狀態(tài)，其間具有讀取裕度。為可靠地區(qū)分高電阻復(fù)位狀態(tài)102與較低電阻設(shè)定狀態(tài)100，維持相對(duì)較大的讀 取裕度101是重要的。然而，已觀察到，高電阻復(fù)位狀態(tài)102下的一些相變存儲(chǔ)單元可能經(jīng) 歷偏移，由此存儲(chǔ)單元的電阻隨著時(shí)間的過(guò)去而減小至低于臨界電阻值RSA 103，從而導(dǎo)致 存儲(chǔ)單元的數(shù)據(jù)保持問(wèn)題及位誤差。圖2說(shuō)明現(xiàn)有技術(shù)的「?jìng)阈?mushroom-type)」存儲(chǔ)單元200的橫截面圖，「?jìng)阈汀?存儲(chǔ)單元200具有底部電極220，其延伸穿過(guò)介電層210 ；相變存儲(chǔ)元件230，其包括位于
7底部電極220上的相變材料層；以及頂部電極240，其位于相變存儲(chǔ)元件230上。如在圖2 中可見(jiàn)，底部電極220的寬度225小于頂部電極240及相變存儲(chǔ)元件230的寬度245。在操作中，頂部電極240及底部電極220上的電壓引起電流自頂部電極240經(jīng)由 相變存儲(chǔ)元件230流至底部電極220，或反之亦然。主動(dòng)區(qū)域250為相變存儲(chǔ)元件230的引起相變材料在至少兩個(gè)固相之間改變的區(qū) 域。由于寬度225與245不同，因此在操作中，電流密度集中在相變存儲(chǔ)元件230的鄰近底 部電極220的區(qū)域中，從而導(dǎo)致主動(dòng)區(qū)域250具有「?jìng)恪剐螤?，如圖2中所示。自高電阻復(fù)位狀態(tài)102至較低電阻設(shè)定狀態(tài)100的改變通常為較低電流操作，其 中電流將相變材料加熱至高于轉(zhuǎn)變溫度，以致使主動(dòng)區(qū)域250自非晶相轉(zhuǎn)變至結(jié)晶相。自 較低電阻設(shè)定狀態(tài)100至高電阻復(fù)位狀態(tài)102的改變通常為較高電流操作，其包含短高電 流密度脈沖以熔化或破壞結(jié)晶結(jié)構(gòu)，其后相變材料迅速冷卻，從而對(duì)相變過(guò)程進(jìn)行驟冷，且 允許主動(dòng)區(qū)域250穩(wěn)定于非晶相。在高電阻復(fù)位狀態(tài)102下，相變存儲(chǔ)元件230具有大體上非晶的主動(dòng)區(qū)域250，以 及結(jié)晶區(qū)域在主動(dòng)區(qū)域250內(nèi)的隨機(jī)分布。隨著時(shí)間的過(guò)去且暴露于升高的溫度，結(jié)晶區(qū) 域?qū)⒔?jīng)歷生長(zhǎng)。若這些結(jié)晶區(qū)域連接而形成穿過(guò)主動(dòng)區(qū)域250的低電阻路徑，則當(dāng)讀取存 儲(chǔ)單元時(shí)，將檢測(cè)到較低電阻設(shè)定狀態(tài)，且導(dǎo)致數(shù)據(jù)誤差。圖3A至圖3B說(shuō)明如本文所述的通過(guò)存儲(chǔ)元件330的存儲(chǔ)材料的主體內(nèi)的電絕緣 層355的分離及再合并而編程及擦除的存儲(chǔ)單元300的第一實(shí)施例的橫截面圖。存儲(chǔ)單元300包含在第一接觸表面335處與存儲(chǔ)元件330的底部表面332接觸的 第一電極320。第一電極320可包括(例如)TiN或TaN。或者，第一電極320可為W、WN、 TiAIN或TaAIN,或包括(進(jìn)一步例如)選自由經(jīng)摻雜Si、Si、Ge、C、Ge、Cr、Ti、W、Mo、Al、 Ta、Cu、Pt、Ir、La、Ni、N、0、Ru及其組合組成的群組的一或多種元素。第一電極320延伸穿過(guò)介電質(zhì)310，以將存儲(chǔ)元件耦接至下方的存取電路(未圖 標(biāo))。介電質(zhì)310可包括(例如)氧化硅?；蛘撸殡娰|(zhì)310可包括其它介電材料。存儲(chǔ)單元300包含第二電極340，第二電極340在第二接觸表面337處與存儲(chǔ)元 件330的頂部表面334接觸，第二接觸表面337的表面積大于第一接觸表面335的表面積。 第二電極340可包括(例如)上文參考第一電極320所論述的材料中的任一者。如在圖中可見(jiàn)，第一電極320的寬度325小于存儲(chǔ)元件330及第二電極340的寬 度345，且因此電流集中在存儲(chǔ)元件330的鄰近第一電極320的部分中。在此實(shí)例中，存儲(chǔ)元件330的存儲(chǔ)材料包括摻雜有10至20原子百分比(at% )的 氧化硅的Ge2Sb2Te5材料。亦可使用特征在于由于編程及擦除偏壓配置的施加而導(dǎo)致的電 絕緣層355的分離及再合并動(dòng)力過(guò)程的其它材料。在實(shí)施例中，存儲(chǔ)材料可包括含有結(jié)構(gòu) 空位、摻雜或兩者的摻雜或未摻雜金屬、半導(dǎo)體或金屬/半導(dǎo)體合金。所述摻雜可包括介電 型及氣體型摻雜材料中的一者或兩者。可通過(guò)在存儲(chǔ)元件330上施加適當(dāng)?shù)钠珘号渲脕?lái)達(dá)成對(duì)存儲(chǔ)單元300的讀取或?qū)?入。偏壓配置包括將脈沖施加至第一電極320及第二電極340中的一者或兩者，以引起電流 穿過(guò)存儲(chǔ)元件330。所施加的電平及持續(xù)時(shí)間取決于所執(zhí)行的操作(例如，讀取操作、編程 操作、擦除操作)，且可針對(duì)每一實(shí)施例憑經(jīng)驗(yàn)判定。偏壓配置可包含具有自第一電極320 至第二電極340的正電壓的脈沖，且/或可包含自第一電極320至第二電極340的負(fù)電壓。
圖3A以啟發(fā)方式說(shuō)明處于高電阻復(fù)位狀態(tài)的存儲(chǔ)單元300。在存儲(chǔ)單元300的 編程操作中，耦接至第一電極320及第二電極340的偏壓電路(見(jiàn)例如圖10的伴隨控制器 1034的偏壓電路電壓與電流源1036)弓丨起電流經(jīng)由存儲(chǔ)元件330在第一電極320與第二電 極340之間流動(dòng)，所述電流足以通過(guò)移動(dòng)結(jié)構(gòu)空位以形成空隙來(lái)引起電絕緣層355自存儲(chǔ) 材料330分離出，及/或摻雜材料與本體材料的分離，從而在第一接觸表面335處形成由摻 雜材料及/或空隙組成的電絕緣層355。
電絕緣層355建立存儲(chǔ)單元300中的高電阻復(fù)位狀態(tài)。圖3B以啟發(fā)方式說(shuō)明處于較低電阻設(shè)定狀態(tài)的存儲(chǔ)單元300。在存儲(chǔ)單元300的 擦除操作中，耦接至第一電極320及第二電極340的偏壓電路引起電流經(jīng)由存儲(chǔ)元件330 在第一電極320與第二電極340之間流動(dòng)，以引起來(lái)自電絕緣層355的空隙及/或摻雜材 料再合并至本體存儲(chǔ)器材料(存儲(chǔ)元件330)中，以建立存儲(chǔ)單元300中的較低電阻設(shè)定狀 態(tài)。在圖3B的圖解中，未繪示電絕緣層355，因?yàn)槠湟驯煌耆俸喜⒁越⑤^低電阻設(shè)定狀 態(tài)。更一般而言，可通過(guò)合并電絕緣層355的至少一部分來(lái)建立較低電阻設(shè)定狀態(tài)。亦可通過(guò)施加適當(dāng)?shù)钠珘号渲?，?lái)將存儲(chǔ)單元300編程至高電阻復(fù)位狀態(tài)與較低 電阻設(shè)定狀態(tài)之間的一或多個(gè)中間電阻狀態(tài)。如上文所述，存儲(chǔ)單元300通過(guò)電絕緣層355自存儲(chǔ)器材料(存儲(chǔ)元件330)的實(shí) 體分離以建立高電阻復(fù)位狀態(tài)而編程，且通過(guò)電絕緣層355的至少一部分再合并至存儲(chǔ)器 材料中以建立較低電阻設(shè)定狀態(tài)。因此，存儲(chǔ)機(jī)制為電偏壓下的動(dòng)力過(guò)程，而非歸因于存儲(chǔ) 材料中的固相條件的改變。因此，本文所述的存儲(chǔ)器裝置對(duì)裝置所暴露于的環(huán)境條件具有 較佳抗擾性，且因此具有改良的數(shù)據(jù)保持。在實(shí)施例中，形成電絕緣層的分離可歸因于電絕緣層的材料自存儲(chǔ)材料的本體內(nèi) 的具有較低電流密度的區(qū)域移動(dòng)至具有較高電流密度的區(qū)域、自具有較低溫度的區(qū)域移動(dòng) 至具有較高溫度的區(qū)域、自具有較低電壓電位的區(qū)域移動(dòng)至具有較高電壓電位的區(qū)域及/ 或其它動(dòng)力過(guò)程。圖4為處于如本文所述的高電阻復(fù)位狀態(tài)的存儲(chǔ)單元的穿透式電子顯微鏡 (transmission electron microscope, TEM)照片,其僅繪示具有50 nm直徑接觸表面的第 一電極320、電絕緣層355及本體存儲(chǔ)器材料(存儲(chǔ)元件330)。在此實(shí)例中，本體存儲(chǔ)器材 料為形成于氮化鈦的第一電極320上的摻雜有15原子百分比的氧化硅的GST。照片說(shuō)明用 以形成電絕緣層355的材料的清楚分離。如下文所述，通過(guò)施加偏壓配置，電絕緣層355為 可逆的，在所述偏壓配置下，電絕緣層355的至少一部分被再合并至本體存儲(chǔ)器材料中。圖5說(shuō)明簡(jiǎn)化過(guò)程流程圖，且圖6A至圖6C說(shuō)明制造圖3A至圖3B的存儲(chǔ)單元300 的制造過(guò)程中的階段。在步驟500處，形成延伸穿過(guò)介電質(zhì)310的具有寬度或直徑325的第一電極320， 從而產(chǎn)生圖6A的橫截面圖中所說(shuō)明的結(jié)構(gòu)。在所說(shuō)明的實(shí)施例中，第一電極320包括TiN， 且介電質(zhì)310包括SiN。在一些實(shí)施例中，第一電極320具有亞光刻(sublithographic)寬 度或直徑325。第一電極320延伸穿過(guò)介電質(zhì)310至下方的存取電路(未圖標(biāo))。下方的存取電 路可通過(guò)如此項(xiàng)技術(shù)中已知的標(biāo)準(zhǔn)工藝形成，且存取電路的元件的組態(tài)取決于實(shí)施本文所 述的存儲(chǔ)元件的陣列組態(tài)。一般而言，存取電路可包含存取裝置，諸如晶體管及二極管、字線及源極線、導(dǎo)電插塞以及半導(dǎo)體襯底內(nèi)的經(jīng)摻雜區(qū)域。形成第一電極320及介電質(zhì)310的方法如下?？?例如)通過(guò)在存取電路(未圖 標(biāo))的頂部表面上形成電極材料層，接著使用標(biāo)準(zhǔn)光刻技術(shù)使電極層上的光刻膠層圖案化 以便形成覆于第一電極320的位置上的光刻膠掩模。接下來(lái)使用(例如)氧等離子體來(lái)修 整光刻膠掩模，以形成覆于第一電極320的位置上的具有亞光刻尺寸的掩模結(jié)構(gòu)。接著，使 用經(jīng)修整的光刻膠掩模來(lái)刻蝕電極材料層，從而形成具有亞光刻直徑325的第一電極320。 接下來(lái)，形成介電質(zhì)310并使其平坦化，從而產(chǎn)生圖6A中所說(shuō)明的結(jié)構(gòu)。作為另一實(shí)例，形成第一電極320及介電質(zhì)310的方法如下?？赏ㄟ^(guò)在存取電路 的頂部表面上形成介電質(zhì)310，接著依序形成隔離層及犧牲層。接下來(lái)，在犧牲層上形成具 有接近或等于用以形成掩模的工藝的最小特征尺寸的開(kāi)口的掩模，所述開(kāi)口覆于第一電極 320的位置上。接著，使用掩模來(lái)選擇性地刻蝕隔離層及犧牲層，從而在隔離層及犧牲層中 形成開(kāi)孔(via)，且使介電質(zhì)310的頂部表面暴露。在移除掩模之后，對(duì)開(kāi)孔執(zhí)行選擇性底 切刻蝕，使得隔離層被刻蝕，而犧牲層及介電質(zhì)310保持完整。接著在開(kāi)孔中形成填充材 料，其歸因于選擇性底切刻蝕工藝而導(dǎo)致填充材料中的自對(duì)準(zhǔn)空隙形成于開(kāi)孔內(nèi)。接下來(lái)， 對(duì)填充材料執(zhí)行非等向性刻蝕工藝以打開(kāi)空隙，且刻蝕繼續(xù)，直至介電質(zhì)310暴露于空隙 下方的區(qū)域中為止，從而形成包括開(kāi)孔內(nèi)的填充材料的側(cè)壁間隙壁。所述側(cè)壁間隙壁具有 實(shí)質(zhì)上由空隙的尺寸決定的開(kāi)口尺寸，且因此可小于光刻工藝的最小特征尺寸。接下來(lái)，使 用側(cè)壁間隙壁作為刻蝕掩模來(lái)刻蝕介電質(zhì)310，從而在介電質(zhì)310中形成直徑小于最小光 刻特征尺寸的開(kāi)口。接下來(lái)，在介電質(zhì)310中的開(kāi)口內(nèi)形成電極層。接著，執(zhí)行諸如化學(xué)機(jī) 械拋光(chemicalmechanical polishing,CMP)的平坦化工藝，以移除隔離層及犧牲層且形 成第一電極320，從而產(chǎn)生圖6A中所說(shuō)明的結(jié)構(gòu)。在步驟510處，將存儲(chǔ)器材料體(存儲(chǔ)元件330)(例如，具有10至20at%的氧化 硅的經(jīng)摻雜的Ge2Sb2Te5材料)沉積于圖6A的第一電極320及介電質(zhì)310上，從而產(chǎn)生圖 6B中所說(shuō)明的結(jié)構(gòu)?？赏ㄟ^(guò)在氬環(huán)境中以(作為一實(shí)例)10瓦特的DC功率對(duì)GSP靶材 (target)且以10至115瓦特的RF功率對(duì)Si02靶材共同濺射，以實(shí)行Ge2Sb2Te5及氧化硅 的沉積。在一些實(shí)施例中，可執(zhí)行任選的退火(未圖標(biāo))，以使存儲(chǔ)材料結(jié)晶。在所說(shuō)明的 實(shí)施例中，在氮環(huán)境中，在300°C下實(shí)行熱退火步驟達(dá)1 00秒?；蛘?，由于隨后執(zhí)行以完成 所述裝置的后段(back-end-of-line，BE0L)工藝取決于用于完成所述裝置的制造技術(shù)而 可包含高溫循環(huán)及/或熱退火步驟，因此在一些實(shí)施例中，可通過(guò)以下工藝來(lái)完成所述退 火，而并非將單獨(dú)的退火步驟添加至產(chǎn)線。接下來(lái)，在步驟520處，形成第二電極340，從而產(chǎn)生圖6C中所說(shuō)明的結(jié)構(gòu)。當(dāng)給 定實(shí)施方案需要時(shí)，可使第二電極及存儲(chǔ)材料層圖案化。在所說(shuō)明的實(shí)施例中，第二電極 340 包括 TiN。接下來(lái)，在步驟530處，執(zhí)行BE0L處理，以完成芯片的半導(dǎo)體工藝步驟。BE0L工 藝可為如此項(xiàng)技術(shù)中已知的標(biāo)準(zhǔn)工藝，且取決于實(shí)施存儲(chǔ)單元的芯片的組態(tài)而執(zhí)行所述工 藝。一般而言，通過(guò)BE0L工藝形成的結(jié)構(gòu)可包含具有電路的芯片上用于內(nèi)聯(lián)機(jī)的接觸窗、 層間介電質(zhì)及各種金屬層，以將存儲(chǔ)單元耦接至周邊電路。這些BE0L工藝可包含在升高的 溫度下沉積介電材料，諸如在400°C下沉積SiN，或在500°C或更高的溫度下的高密度等離子體(high density plasma,HDP)氧化物沉積。由于這些工藝，在裝置上形成如圖10中所 示的控制電路及偏壓電路。圖7至圖9說(shuō)明如本文所述的通過(guò)存儲(chǔ)材料的本體內(nèi)的電絕緣層的分離及再合并 而編程及擦除的存儲(chǔ)單元的額外實(shí)例。上文參看圖3A至圖3B的元件而描述的材料可實(shí)施 于圖7至圖9的存儲(chǔ)單元中，且因此不再重復(fù)對(duì)這些材料的詳細(xì)描述。圖7說(shuō)明在存儲(chǔ)材料730的本體內(nèi)具有電絕緣層755的處于經(jīng)編程狀態(tài)的第二存 儲(chǔ)單元700的俯視圖。如圖所示，存儲(chǔ)材料730的本體相對(duì)于第一電極720與第二電極740 的接觸表面具有非對(duì)稱形狀，從而促進(jìn)本文所述的非對(duì)稱分離/再合并過(guò)程。存儲(chǔ)單元700包含介電間隙壁715，其使第一電極720與第二電極740分離。存儲(chǔ) 元件(存儲(chǔ)材料730)在介電間隙壁71 5上延伸，以接觸第一電極720及第二電極740，從 而界定第一電極720與第二電極740之間的電極間電流路徑，其具有由介電間隙壁715的 寬度717界定的路徑長(zhǎng)度。在編程操作中，當(dāng)電流在第一電極720與第二電極740之間經(jīng) 過(guò)且穿過(guò)存儲(chǔ)元件時(shí)，電絕緣層355形成為較靠近第一電極720，且由摻雜材料及/或空隙 組成。圖8說(shuō)明在存儲(chǔ)材料830的本體內(nèi)具有電絕緣層855的處于經(jīng)編程狀態(tài)的第三存 儲(chǔ)單元800的橫截面圖。存儲(chǔ)單元800包含柱形存儲(chǔ)元件(存儲(chǔ)材料的830)，其分別在頂部表面832及底 部表面834處與第一電極820及第二電極840接觸。存儲(chǔ)元件的寬度817實(shí)質(zhì)上與第一電 極820及第二電極840的寬度相同，以界定由介電質(zhì)(未圖示)環(huán)繞的多層柱。如本文所 使用，術(shù)語(yǔ)「實(shí)質(zhì)上」意欲容納制造容許度。在編程操作中，當(dāng)電流在第一電極820與第二 電極840之間經(jīng)過(guò)且穿過(guò)存儲(chǔ)元件時(shí)，摻雜材料及/或空隙在存儲(chǔ)元件內(nèi)分離，以形成電絕 緣層855。在與存儲(chǔ)材料830的接觸界面的面積方面，圖8的存儲(chǔ)單元具有對(duì)稱的頂部電極 及底部電極。在不改變用于材料的一些組合的脈沖的極性的情況下，可使用不同脈沖形狀 及持續(xù)時(shí)間來(lái)引起分別用于編程及擦除的電絕緣層855的形成以及電絕緣層855中的材料 的再合并。圖9說(shuō)明在存儲(chǔ)材料930的本體內(nèi)具有電絕緣層955的處于經(jīng)編程狀態(tài)的第四存 儲(chǔ)單元900的橫截面圖。存儲(chǔ)元件(存儲(chǔ)材料930)的寬度小于第一電極及第二電極的寬 度。在編程操作中，當(dāng)電流在第一電極920與第二電極940之間經(jīng)過(guò)且穿過(guò)存儲(chǔ)元件時(shí)，摻 雜材料及/或空隙在存儲(chǔ)元件內(nèi)分離，以形成電絕緣層955。如將理解，存儲(chǔ)器裝置不限于本文所述的存儲(chǔ)單元結(jié)構(gòu)，且通常包含通過(guò)存儲(chǔ)材 料的本體內(nèi)的電絕緣層的分離及再合并而編程及擦除的存儲(chǔ)單元。圖10為包含使用基于如本文所述的電絕緣層分離及再合并的存儲(chǔ)單元而實(shí)施的 存儲(chǔ)器陣列1012的集成電路1010的簡(jiǎn)化方塊圖。具有讀取、設(shè)定及復(fù)位模式的字線譯碼 器與驅(qū)動(dòng)器1014耦接至沿存儲(chǔ)器陣列1012中的列配置的多個(gè)字線1016并與的電連通 (electrical communication)。位線(行)譯碼器1018與沿存儲(chǔ)器陣列1012中的行配 置的多個(gè)位線1020電連通，以讀取、設(shè)定及復(fù)位存儲(chǔ)器陣列1012中的相變存儲(chǔ)單元(未圖 標(biāo))。在總線1022上將總線供應(yīng)至字線譯碼器與驅(qū)動(dòng)器1014以及位線譯碼器1018。區(qū)塊 1024中的感測(cè)電路(感測(cè)放大器)及數(shù)據(jù)輸入結(jié)構(gòu)(包含用于讀取、編程及擦除模式的電 壓及/或電流源)經(jīng)由數(shù)據(jù)總線1026耦接至位線譯碼器1018。數(shù)據(jù)經(jīng)由數(shù)據(jù)輸入線1028自集成電路1010上的輸入/輸出端，或自集成電路1010內(nèi)部或外部的其它數(shù)據(jù)源，供應(yīng)至 區(qū)塊1024中的數(shù)據(jù)輸入結(jié)構(gòu)。集成電路1010上可包含其它電路1030，諸如通用處理器或 特殊應(yīng)用電路，或提供由存儲(chǔ)器陣列1012支持的芯片上系統(tǒng)(system-on-a-chip)功能性 的模塊的組合。數(shù)據(jù)經(jīng)由數(shù)據(jù)輸出線1032自區(qū)塊1024中的感測(cè)放大器供應(yīng)至集成電路 1010上的輸入/輸出端，或供應(yīng)至集成電路1010內(nèi)部或外部的其它數(shù)據(jù)目的地。在此實(shí)施例中，使用偏壓配置狀態(tài)機(jī)實(shí)施的控制器1034控制偏壓電路電壓與電 流源1036的應(yīng)用，偏壓電路電壓與電流源1036用于對(duì)字線及位線施加偏壓配置(包含讀 取、編程、擦除、擦除驗(yàn)證及編程驗(yàn)證電壓及/或電流)?？墒褂萌绱隧?xiàng)技術(shù)中已知的專用邏 輯電路來(lái)實(shí)施控制器1034。在替代實(shí)施例中，控制器1034包括通用處理器，其可在同一集 成電路上實(shí)施，以執(zhí)行計(jì)算機(jī)程序來(lái)控制裝置的操作。在其它實(shí)施例中，可使用專用邏輯電 路與通用處理器的組合來(lái)實(shí)施控制器1034。
如圖11中所示，存儲(chǔ)器陣列1012的存儲(chǔ)單元中的每一者包含一存取晶體管(或 其它存取裝置)及具有主動(dòng)區(qū)域的存儲(chǔ)元件，所述主動(dòng)區(qū)域包括如本文所述的電絕緣層分 離材料。在圖11中，說(shuō)明具有相應(yīng)的存儲(chǔ)元件1140、1142、1144、1146的四個(gè)存儲(chǔ)單元1130、 1132、1134、1136，其表示可包含數(shù)百萬(wàn)個(gè)存儲(chǔ)單元的陣列的一小部分。存儲(chǔ)單元1130、1132、1134、1136的存取晶體管中的每一者的源極共同連接至源 極線1154，源極線1154在源極線終端電路1155中終止。在另一實(shí)施例中，存取裝置的源極 線并不電連接，而是可獨(dú)立控制的。源極線終端電路1155可包含偏壓電路(諸如電壓源及 電流源)以及譯碼電路。在一些實(shí)施例中，譯碼電路用于將偏壓配置(非接地)施加至源 極線1154。多個(gè)字線(包含字線1156、1158)沿第一方向平行延伸。字線1156、1158與字線譯 碼器與驅(qū)動(dòng)器1014電連通。存儲(chǔ)單元1130及1134的存取晶體管的柵極連接至字線1156， 且存儲(chǔ)單元1132及1136的存取晶體管的柵極共同連接至字線1158。多個(gè)位線(包含位線1160、1162)在第二方向上平行延伸，且與位線譯碼器1018 電連通。在所說(shuō)明的實(shí)施例中，存儲(chǔ)元件中的每一者配置于對(duì)應(yīng)的存取裝置的漏極與對(duì)應(yīng) 的位線之間?；蛘?，存儲(chǔ)元件可位于對(duì)應(yīng)的存取裝置的源極側(cè)。將理解，存儲(chǔ)器陣列1012不限于圖11中所說(shuō)明的陣列組態(tài)，且亦可使用額外的陣 列組態(tài)。另外，代替于MOS晶體管，在一些實(shí)施例中，可使用雙極晶體管或二極管作為存取
直ο在操作中，存儲(chǔ)器陣列1012中的存儲(chǔ)單元中的每一者依據(jù)對(duì)應(yīng)存儲(chǔ)元件的電阻 而儲(chǔ)存數(shù)據(jù)。舉例而言，可由感測(cè)電路1024的感測(cè)放大器通過(guò)將用于選定存儲(chǔ)單元的位在 線的電流與合適的參考電流進(jìn)行比較來(lái)判定數(shù)據(jù)值?？蓪⒖茧娏鹘轭A(yù)定電流范圍 對(duì)應(yīng)于邏輯「0」，且一不同的電流范圍對(duì)應(yīng)于邏輯「1」。因此，可通過(guò)將合適的電壓施加至字線1158、1156中的一者、將位線1160、1162中 的一者耦接至電壓源以及使未選定位線浮置或?qū)⑽催x定位線耦接至另一電壓源，并將源極 線1154耦接至電壓源，使得電流流經(jīng)選定存儲(chǔ)單元，以達(dá)成對(duì)存儲(chǔ)器陣列1012的存儲(chǔ)單元 的讀取或?qū)懭搿Ｅe例而言，通過(guò)如下方式建立穿過(guò)選定存儲(chǔ)單元(在此實(shí)例中為存儲(chǔ)單元 1130及對(duì)應(yīng)的存儲(chǔ)元件1140)的電流路徑1180 使未選定位線1162浮置、將電壓施加至選 定位線1160、選定字線1156及源極線1154，所述電壓足以接通存儲(chǔ)單元1130的存取晶體管，并在路徑1180中引起電流而自位線1160流至源極線1154，或反之亦然。所施加電壓的 電平及持續(xù)時(shí)間取決于所執(zhí)行的操作，例如讀取操作、編程操作或擦除操作。
在儲(chǔ)存于存儲(chǔ)單元1130中的數(shù)據(jù)值的讀取(或感測(cè))操作中，字線譯碼器與驅(qū)動(dòng) 器1014促進(jìn)向字線1156提供合適的電壓脈沖，以接通存儲(chǔ)單元1130的存取晶體管。位線 譯碼器1018促進(jìn)向位線1160供應(yīng)具有合適振幅及持續(xù)時(shí)間的電壓，并使未選定位線1162 浮置。此讀取操作將引起電流以流經(jīng)存儲(chǔ)元件1140，其并不導(dǎo)致存儲(chǔ)元件經(jīng)受電阻性狀態(tài) 的改變。位線1160上及經(jīng)過(guò)存儲(chǔ)單元1130的電流取決于存儲(chǔ)單元1130的電阻，且因此取 決于與存儲(chǔ)單元1130相關(guān)聯(lián)的數(shù)據(jù)狀態(tài)。因此，可通過(guò)檢測(cè)存儲(chǔ)單元1130的電阻是對(duì)應(yīng) 于高電阻復(fù)位狀態(tài)抑或較低電阻設(shè)定狀態(tài)(且任選地，多個(gè)中間電阻狀態(tài)中的一者)，例如 通過(guò)感測(cè)電路1024的感測(cè)放大器將位線1160上的電流與合適的參考電流進(jìn)行比較，來(lái)判 定存儲(chǔ)單元1130的數(shù)據(jù)狀態(tài)。圖12至圖15繪示編程操作中可使用的導(dǎo)致電絕緣層的形成的各種脈沖形狀的實(shí) 例。如圖12中所示，可施加單一電壓脈沖，以致使電絕緣層自主體存儲(chǔ)材料分離。同樣，電 壓脈沖可具有陡峭的前邊緣，接以階梯狀的后邊緣，如圖13中所示。電壓脈沖可具有陡峭 的前邊緣，接以斜坡式后邊緣，如圖14中所示。如圖15中所示，可使用一連串脈沖，其中每 一脈沖的形狀可為矩形、階梯狀脈沖或斜坡式脈沖。圖12至圖15中所示的脈沖形狀亦可用于擦除操作，其導(dǎo)致阻擋絕緣層的再合并。將了解，可憑經(jīng)驗(yàn)設(shè)計(jì)用于編程及擦除的脈沖形狀以提供所需結(jié)果。注意，在此說(shuō) 明書(shū)中，使用術(shù)語(yǔ)「編程」來(lái)導(dǎo)致高阻抗?fàn)顟B(tài)的形成，且使用術(shù)語(yǔ)「擦除」來(lái)導(dǎo)致低阻抗?fàn)顟B(tài) 的形成。如本文所描述的材料亦適用于多電平數(shù)據(jù)儲(chǔ)存。此處所描述的「擦除」過(guò)程在單 一電平編程存儲(chǔ)單元中可以更適當(dāng)?shù)乇环Q為「編程」，視存儲(chǔ)器裝置技術(shù)的特定實(shí)施方案而 定。圖16至圖19說(shuō)明在測(cè)試如圖4中所示而拍攝的裝置的過(guò)程中所使用的實(shí)驗(yàn)設(shè) 置，且其中存儲(chǔ)材料包括摻雜有15原子百分比氧化硅的Ge2Sb2Te5。如圖16中所示，將具有4伏特的峰值量值的脈沖施加于源極線(充當(dāng)陽(yáng)極)與位 線(充當(dāng)陰極)之間。存取晶體管1600耦接于源極線與存儲(chǔ)單元1601之間。將襯底偏壓 于零伏特，同時(shí)用于選定存儲(chǔ)單元的字線接收約3. 8伏特的峰值電壓。如圖17中所示，施 加至用于引起高阻抗?fàn)顟B(tài)的字線的脈沖的形狀具有在100納秒內(nèi)向上傾斜至最大電壓的 前邊緣，所述最大電壓維持恒定達(dá)400納秒。脈沖的電壓接著在2000納秒內(nèi)自最大值傾斜 至零伏特。測(cè)得的最大脈沖電流為約400微安。如圖18中所示，應(yīng)用相反極性以引起低電阻狀態(tài)，其中位線接收到正電壓(充當(dāng) 陽(yáng)極)，且源極線接收到零伏特(充當(dāng)陰極)。在此實(shí)施例中，字線接收到約1.2伏特的電 壓，而襯底接地。如圖19中所示，施加至字線以用于擦除低電阻操作的脈沖形狀包含前邊 緣，其在約100納秒內(nèi)繞(wrapped)到最大電壓，保持恒定達(dá)約400納秒，且在約2000納秒 內(nèi)傾斜到0伏特。在此操作中，測(cè)得的最大脈沖電流為約350微安，以引起阻擋絕緣層再合 并到主體存儲(chǔ)材料中。用于此組態(tài)的存儲(chǔ)單元的相反極性脈沖據(jù)信在所施加的脈沖的電場(chǎng) 下促進(jìn)電絕緣層的電擊穿，接以導(dǎo)致電絕緣材料被再合并至主體存儲(chǔ)材料中的電遷移及/ 或其它動(dòng)力過(guò)程。圖20說(shuō)明用于使用圖16至圖19的設(shè)置來(lái)對(duì)存儲(chǔ)單元進(jìn)行編程及擦除的循環(huán)結(jié)果。如可看到，在200個(gè)循環(huán)內(nèi)，經(jīng)編程狀態(tài)下的存儲(chǔ)單元電阻與擦除狀態(tài)下的存儲(chǔ)單元電 阻的比率可靠地超過(guò)2至3個(gè)數(shù)量級(jí)。圖21說(shuō)明通過(guò)施加一連串較低能量脈沖來(lái)啟用多電平編程操作而產(chǎn)生的自約 50K歐姆下的低電阻狀態(tài)至約100M歐姆的高電阻狀態(tài)的電阻變化對(duì)脈沖計(jì)數(shù)的關(guān)系。用于 獲得圖21的數(shù)據(jù)的較低能量脈沖包含將源極線設(shè)定為3. 5伏特，而非用于圖16中所示的 單一脈沖實(shí)施例的4伏特。而且，字線脈沖具有200納秒的前邊緣，接以300納秒的恒定最 大電平，接以1000納秒的后邊緣。用于獲得圖21的數(shù)據(jù)的較低能量編程脈沖因此產(chǎn)生空 隙/空位結(jié)構(gòu)，其比上文所述的單一脈沖較高能量實(shí)施例更逐漸地形成電絕緣層。因此，當(dāng) 通過(guò)施加一連串較低能量脈沖來(lái)控制總編程能量時(shí)，經(jīng)編程狀態(tài)的電阻逐漸增加。如圖21 中所示，使用上文所述的代表性脈沖形狀，存儲(chǔ)單元電阻隨脈沖數(shù)目逐漸增加。本文已針對(duì)一存儲(chǔ)器裝置而演示了動(dòng)力存儲(chǔ)機(jī)制，所述存儲(chǔ)器裝置具有包括摻雜 有氧化硅的GexSbyTez的存儲(chǔ)材料的本體，其中x = 2、y = 2且z = 5，摻雜有10至20原 子％的氧化硅。然而，由于本文所述的存儲(chǔ)機(jī)制并不依賴于存儲(chǔ)材料中的固相條件的變 化，因此可使用特征在于由于編程及擦除偏壓配置的應(yīng)用而導(dǎo)致的電絕緣層的分離及再合 并動(dòng)力過(guò)程的其它材料。舉例而言，主體存儲(chǔ)材料可由包含Sb、Te、Sn、Pb、Bi、Al、Ge_Te、 Ge-Sb Te或Ag-In-Sb-Te等之一或多個(gè)元素構(gòu)成。導(dǎo)致電絕緣層中形成空隙的空位可來(lái)自 制造過(guò)程期間或施加操作電流之后的材料密度變化。氣體型摻雜劑(例如N2、Ar等)可提 供適合于形成電絕緣層的工藝的空位。介電摻雜劑可為氧化硅、氮化硅、氮氧化硅、氧化鋁 或?yàn)榱伺c主體存儲(chǔ)材料的兼容性而選擇的其它材料。存儲(chǔ)材料的實(shí)施例可具有小于800度 的熔化溫度，以節(jié)約操作功率。然而，亦可使用其它較高熔點(diǎn)材料。此材料密度/體積變化可能由于主體存儲(chǔ)材料內(nèi)的合金晶粒大小的改變、自非晶 至結(jié)晶的相變、材料分離或其它動(dòng)力過(guò)程而產(chǎn)生。GST材料為具有較窄能帶隙(band gap) 的半導(dǎo)體，使得可容易自價(jià)帶(valence band)移除電子，并留下帶正電的離子化原子或分 子。在接近或高于熔化溫度的操作條件下，電場(chǎng)與離子化原子或分子之間的電遷移或其它 相互作用可導(dǎo)致材料沿電場(chǎng)移動(dòng)?？梢蕾嚾Q于電場(chǎng)的極性、溫度梯度及/或電流密度分 布的類似的動(dòng)力機(jī)制來(lái)導(dǎo)致如本文所述的電絕緣層的分離及再合并。存儲(chǔ)單元自低電阻「擦除」?fàn)顟B(tài)開(kāi)始。當(dāng)施加一個(gè)或若干個(gè)電流脈沖經(jīng)過(guò)存儲(chǔ)層 時(shí)，存儲(chǔ)材料將被所述電流加熱。通過(guò)控制加熱程序，可能發(fā)生許多電/熱引發(fā)的動(dòng)力效 應(yīng)，包含不同材料的電遷移及相分離。介電質(zhì)及/或空隙混合物將沿電極之間的電極間電 流路徑而形成以阻擋電流，例如形成為鄰近于接觸表面，使得存儲(chǔ)單元被編程至高電阻「經(jīng) 編程狀態(tài)」。雖然參考上文詳細(xì)描述的較佳實(shí)施例及實(shí)例而揭露了本發(fā)明，但應(yīng)理解，這些實(shí) 例是在說(shuō)明性而非限制性意義上設(shè)計(jì)的。預(yù)期熟習(xí)此項(xiàng)技術(shù)者將容易想到多種修改及組 合，所述修改及組合將在本發(fā)明的精神及附加的權(quán)利要求范圍的范疇內(nèi)。
權(quán)利要求
一種存儲(chǔ)器裝置，其特征在于，包括一存儲(chǔ)單元，包括一第一電極、一第二電極以及位于該第一電極與該第二電極之間的一存儲(chǔ)材料的本體；以及一電路，將一偏壓配置施加至該存儲(chǔ)單元，該偏壓配置包括一第一偏壓配置，引起一電絕緣層自該存儲(chǔ)材料的本體分離出的一分離現(xiàn)象，以建立一高電阻狀態(tài)；以及一第二偏壓配置，引起該電絕緣層的至少一部分再合并至該存儲(chǔ)材料的本體中，以建立一低電阻狀態(tài)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該分離現(xiàn)象是該電絕緣層的材料 自該存儲(chǔ)材料的本體內(nèi)的一較低電流密度區(qū)域移動(dòng)至一較高電流密度區(qū)域。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該分離現(xiàn)象是該電絕緣層的材料 自該存儲(chǔ)材料的本體內(nèi)的一較低溫度區(qū)域移動(dòng)至一較高溫度區(qū)域。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該分離現(xiàn)象是該電絕緣層的材料 自該存儲(chǔ)材料的本體內(nèi)的一較低電壓電位區(qū)域移動(dòng)至一較高電壓電位區(qū)域。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該電絕緣層包括一或多個(gè)空隙。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于該存儲(chǔ)材料的本體包括一主體材料及一摻雜材料；該第一偏壓配置引起該摻雜材料自該主體材料分離，以形成該摻雜材料的該電絕緣 層；以及該第二偏壓配置引起該摻雜材料再合并至該主體材料中。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器裝置，其特征在于該主體材料包括金屬、半導(dǎo)體或其組合；以及該摻雜材料包括介電質(zhì)、玻璃或其組合。
8.根據(jù)權(quán)利要求6所述的存儲(chǔ)器裝置，其特征在于，該主體材料包括硫族化合物材料， 且該摻雜材料包括介電材料。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器裝置，其特征在于，該介電材料包括濃度在10站％至 20at%的范圍內(nèi)的氧化硅。
10.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于該第一電極及該第二電極在各別的接觸表面處與該存儲(chǔ)材料的本體接觸，該第一電極 的接觸表面的表面積小于該第二電極的接觸表面的表面積；以及該電絕緣層較接近于該第一電極的接觸表面，而較遠(yuǎn)離于該第二電極的接觸表面。
11.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該第一偏壓配置及該第二偏壓配 置自該第一電極至該第二電極具有相反的電壓極性。
12.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，該偏壓配置包含一第三偏壓配 置，該第三偏壓配置建立一電阻狀態(tài)，該電阻狀態(tài)位于該高電阻狀態(tài)與該低電阻狀態(tài)之間。
13.根據(jù)權(quán)利要求1所述的存儲(chǔ)器裝置，其特征在于，處于該高電阻狀態(tài)的該存儲(chǔ)材料 的本體的電阻與處于該低電阻狀態(tài)的該存儲(chǔ)材料的本體的電阻的比率大于1000。
14.一種用于操作存儲(chǔ)器裝置的方法，其特征在于，該存儲(chǔ)器裝置包括一存儲(chǔ)單元，該 存儲(chǔ)單元包括一第一電極、一第二電極以及位于該第一電極與該第二電極之間的一存儲(chǔ)材料的本體，該用于操作存儲(chǔ)器裝置的方法包括施加一第一偏壓配置，引起一電絕緣層自該存儲(chǔ)材料的本體分離出的一分離現(xiàn)象來(lái)建 立一高電阻狀態(tài)；以及施加一第二偏壓配置，引起該電絕緣層的至少一部分再合并至該存儲(chǔ)材料的本體中來(lái) 建立一低電阻狀態(tài)。
15.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該分離現(xiàn)象是 該電絕緣層的材料自該存儲(chǔ)材料的本體內(nèi)的一較低電流密度區(qū)域移動(dòng)至一較高電流密度 區(qū)域。
16.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該分離現(xiàn)象是 該電絕緣層的材料自該存儲(chǔ)材料的本體內(nèi)的一較低溫度區(qū)域移動(dòng)至一較高溫度區(qū)域。
17.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該分離現(xiàn)象是 該電絕緣層的材料自該存儲(chǔ)材料的本體內(nèi)的一較低電壓電位區(qū)域移動(dòng)至一較高電壓電位 區(qū)域。
18.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該電絕緣層包 括一或多個(gè)空隙。
19.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于該存儲(chǔ)材料的本體包括一主體材料及一摻雜材料；該第一偏壓配置引起該摻雜材料自該主體材料分離，以形成該摻雜材料的該電絕緣 層；以及該第二偏壓配置引起該摻雜材料再合并至該主體材料中。
20.根據(jù)權(quán)利要求19所述的用于操作存儲(chǔ)器裝置的方法，其特征在于該主體材料包括金屬、半導(dǎo)體或其組合；以及該摻雜材料包括介電質(zhì)、玻璃或其組合。
21.根據(jù)權(quán)利要求19所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該主體材料包 括硫族化合物材料，且該摻雜材料包括介電材料。
22.根據(jù)權(quán)利要求21所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該介電材料包 括濃度在10站％至20at%的范圍內(nèi)的氧化硅。
23.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于該第一電極及該第二電極在各別的接觸表面處與該存儲(chǔ)材料的本體接觸，該第一電極 的接觸表面的表面積小于該第二電極的接觸表面的表面積；以及該電絕緣層較接近于該第一電極的接觸表面，而較遠(yuǎn)離于該第二電極的接觸表面。
24.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，該第一偏壓配 置及該第二偏壓配置自該第一電極至該第二電極具有相反的電壓極性。
25.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，更包括施加一 第三偏壓配置，以建立一電阻狀態(tài)，該電阻狀態(tài)位于該高電阻狀態(tài)與該低電阻狀態(tài)之間。
26.根據(jù)權(quán)利要求14所述的用于操作存儲(chǔ)器裝置的方法，其特征在于，處于該高電阻 狀態(tài)的該存儲(chǔ)材料的本體的電阻與處于該低電阻狀態(tài)的該存儲(chǔ)材料的本體的電阻的比率 大于1000。
全文摘要
本發(fā)明公開(kāi)了一種存儲(chǔ)器裝置及其操作方法，該存儲(chǔ)器裝置通過(guò)電絕緣層自存儲(chǔ)材料的實(shí)體分離以建立高電阻狀態(tài)且通過(guò)電絕緣層的至少一部分再合并至存儲(chǔ)材料中以建立低電阻狀態(tài)來(lái)編程及擦除。編程及擦除的實(shí)體機(jī)制包含移動(dòng)結(jié)構(gòu)空位以形成空隙及/或摻雜材料與主體材料的分離，以沿電極之間的電極間電流路徑形成由空隙及/或介電摻雜材料構(gòu)成的電絕緣層。
文檔編號(hào)G11C16/06GK101877245SQ20101000401
公開(kāi)日2010年11月3日 申請(qǐng)日期2010年1月14日 優(yōu)先權(quán)日2009年1月14日
發(fā)明者施彥豪, 朱煜, 李明修, 陳介方 申請(qǐng)人:旺宏電子股份有限公司;國(guó)際商用機(jī)器公司