一種采用stt-mram作為單一存儲(chǔ)器的微控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微控制器領(lǐng)域，具體涉及一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器。
【背景技術(shù)】
[0002]微控制器(MicrocontrollerUnit，MCU)，又稱(chēng)單片微型計(jì)算機(jī)(Single ChipMicrocomputer)或者單片機(jī)，是把中央處理器(CPU)、內(nèi)存(Memory)、存儲(chǔ)器(StorageDevice)計(jì)數(shù)器(Timer)、USB、A/D轉(zhuǎn)換、通用異步收發(fā)傳輸器(UART)、可編程邏輯控制器(PLC)以及內(nèi)存訪問(wèn)控制(DMA)都整合在單一芯片上，形成芯片級(jí)的計(jì)算機(jī)，為不同的應(yīng)用場(chǎng)合做不同組合控制。MCU在手機(jī)、顯示器、家用電器、汽車(chē)電子、工業(yè)馬達(dá)以及機(jī)器手臂等眾多領(lǐng)域有著非常廣泛的應(yīng)用。
[0003]通常，MCU中分別由兩種存儲(chǔ)器完成數(shù)據(jù)讀寫(xiě)和程序存儲(chǔ)功能，如圖1所示。CPUll負(fù)責(zé)整個(gè)M⑶的控制、運(yùn)算等核心處理;數(shù)據(jù)存取器12通常為靜態(tài)隨機(jī)存儲(chǔ)器SRAM(StaticRandom Access Memory)，主要負(fù)責(zé)程序運(yùn)行和數(shù)據(jù)存取，可通過(guò)SRAM接口 14與CPU高速通信;程序存儲(chǔ)器13通常由0TPR0M，EPR0M，EEPR0M或FLASH中的一種或幾種組成，主要負(fù)責(zé)存儲(chǔ)程序代碼，用戶(hù)配置等，可通過(guò)程序存儲(chǔ)器接口 15與CPU通信;程序存儲(chǔ)器接口 15可以是以下接口:I2C，SPI，并行接口中的任意一種或多種。其他邏輯和信號(hào)處理部件16可包括計(jì)數(shù)器(Timer)、USB、A/D轉(zhuǎn)換、通用異步收發(fā)傳輸器(UART)、可編程邏輯控制器(PLC)以及內(nèi)存訪問(wèn)控制(DMA)等。
[0004]靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM是一種具有高速存取數(shù)據(jù)功能的內(nèi)存，其讀寫(xiě)速度最高可達(dá)IGHz以上，能夠與CPU主頻匹配，而且讀寫(xiě)功耗低，擦寫(xiě)壽命無(wú)限，是一種常見(jiàn)的MCU數(shù)據(jù)存取器。其缺點(diǎn)是掉電不能保存數(shù)據(jù)，而且集成度低，價(jià)格昂貴，容量難以隨著半導(dǎo)體工藝提升而大幅增加。
[0005]以EEPROM和FLASH為主的程序存儲(chǔ)器掉電也能可靠保存數(shù)據(jù)，用戶(hù)可以通過(guò)高壓對(duì)存儲(chǔ)器進(jìn)行擦除和重編程，但其讀寫(xiě)速度較低，讀延時(shí)在微秒量級(jí)，寫(xiě)延時(shí)在毫秒量級(jí)，而且擦除壽命有限，一般用來(lái)存儲(chǔ)用戶(hù)配置和源程序代碼。除此之外，隨著半導(dǎo)體工藝節(jié)點(diǎn)進(jìn)入40納米甚至更低，由于EEPROM和FLASH的制備掩膜數(shù)目需要13?15層，而制備掩膜數(shù)目越多，制造成本越高，因此40納米及更小半導(dǎo)體工藝制程制備的EEPROM和FLASH的制造成本高，是一個(gè)亟需解決的問(wèn)題。
[0006]STT-MRAM是一種新型的掉電非易失存儲(chǔ)器，與SRAM相比，STT-MRAM存儲(chǔ)器同樣具有極高的訪問(wèn)速度，讀寫(xiě)時(shí)延可達(dá)5納秒甚至更低，擦寫(xiě)壽命達(dá)無(wú)限次。同時(shí)，STT-MRAM在掉電的情況下仍然能可靠保存數(shù)據(jù)，相比SRAM具有更高的存儲(chǔ)密度，文獻(xiàn)“‘ 45nm Low PowerCMOS Logic Compatible Embedded STT MRAM Utilizing a Reverse-Connect1n IT/IMTJ Cell’，C.J.Lin et.al,Electron Devices Meeting(IEDM),7~9Dec.2009,Page I?4.”表明，在相同的半導(dǎo)體工藝制造節(jié)點(diǎn)下，STT-MRAM的密度是SRAM的3倍。與EEPROM和FLASH相比，STT-MRAM不僅讀寫(xiě)速度更快，而且其制備掩膜數(shù)只需要3?5層，在40納米及更小半導(dǎo)體工藝制程下相比EEPROM和FLASH有較大的制造成本優(yōu)勢(shì)。

【發(fā)明內(nèi)容】

[0007]本發(fā)明為克服上述的不足之處，目的在于提供一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，利用STT-MRAM不同分區(qū)分別完成存取運(yùn)行數(shù)據(jù)，存儲(chǔ)源程序代碼和用戶(hù)配置的功能，解決傳統(tǒng)MCU架構(gòu)中，數(shù)據(jù)存取器的存儲(chǔ)密度較低，程序存儲(chǔ)器的擦寫(xiě)壽命有限，制造成本較高的問(wèn)題。
[0008]本發(fā)明是通過(guò)以下技術(shù)方案達(dá)到上述目的:一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，包括:中央處理器、STT-MRAM存儲(chǔ)器、SRAM接口、其他邏輯和信號(hào)處理部件，所述STT-MRAM存儲(chǔ)器包括運(yùn)行數(shù)據(jù)存取區(qū)和程序存儲(chǔ)區(qū)，不同分區(qū)分別完成存取運(yùn)行數(shù)據(jù)，存儲(chǔ)源程序代碼和用戶(hù)配置的功能;所述中央處理器與STT-MRAM存儲(chǔ)器之間通過(guò)SRAM接口連接，中央處理器與其他邏輯和信號(hào)處理部件連接。
[0009]作為優(yōu)選，其他邏輯和信號(hào)處理部件包括:計(jì)數(shù)器、USB、A/D轉(zhuǎn)換器、通用異步收發(fā)傳輸器、可編程邏輯控制器、內(nèi)存訪問(wèn)控制、用戶(hù)自定義功能部件中的一種或幾種部件組入口 ο
[0010]作為優(yōu)選，所述STT-MRAM存儲(chǔ)器包括運(yùn)行數(shù)據(jù)存取區(qū)和程序存儲(chǔ)區(qū)，數(shù)據(jù)存取區(qū)和程序存儲(chǔ)區(qū)的大小在微控制器每次初始化時(shí)指定。
[0011]本發(fā)明的有益效果在于:利用STT-MRAM不同分區(qū)分別完成存取運(yùn)行數(shù)據(jù)，存儲(chǔ)源程序代碼和用戶(hù)配置的功能，該新型架構(gòu)不僅有效提升了 MCU中存儲(chǔ)器容量和可靠性，并降低了存儲(chǔ)器制造成本，還簡(jiǎn)化了接口電路，節(jié)省了芯片面積。
【附圖說(shuō)明】
[0012]圖1為現(xiàn)有微控制器的結(jié)構(gòu)示意圖；
[0013]圖2是本發(fā)明的微控制器的結(jié)構(gòu)示意圖；
[0014]圖3是STT-MRAM存儲(chǔ)器寫(xiě)操作的流程示意圖；
[0015]圖中:11、CPU;12、數(shù)據(jù)存取器；13、程序存儲(chǔ)器；14、SRAM接口； 15、程序存儲(chǔ)器接口； 16、其他邏輯和信號(hào)處理部件；21、中央處理器;22、STT-MRAM存儲(chǔ)器;23、SRAM接口； 24、其他邏輯和信號(hào)處理部件。
【具體實(shí)施方式】
[0016]下面結(jié)合具體實(shí)施例對(duì)本發(fā)明進(jìn)行進(jìn)一步描述，但本發(fā)明的保護(hù)范圍并不僅限于此:
[0017]實(shí)施例1:如圖2所示，一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，包括:中央處理器21、STT-MRAM存儲(chǔ)器22、SRAM接口 23、其他邏輯和信號(hào)處理部件24，所述STT-MRAM存儲(chǔ)器22包括運(yùn)行數(shù)據(jù)存取區(qū)221和程序存儲(chǔ)區(qū)222;所述中央處理器21與STT-MRAM存儲(chǔ)器22之間通過(guò)SRAM接口 23連接，中央處理器21與其他邏輯和信號(hào)處理部件24連接。中央處理器21負(fù)責(zé)整個(gè)M⑶的控制、運(yùn)算等核心處理;STT-MRAM存儲(chǔ)器22負(fù)責(zé)完成運(yùn)行數(shù)據(jù)存取，源程序代碼以及用戶(hù)配置存儲(chǔ)等功能。具體的，STT-MRAM存儲(chǔ)器22的存儲(chǔ)分區(qū)分為兩部分:運(yùn)行數(shù)據(jù)存取區(qū)221和程序存儲(chǔ)區(qū)222。中央處理器21與STT-MRAM存儲(chǔ)器22之間通過(guò)SRAM接口 23連接。與傳統(tǒng)M⑶架構(gòu)相比，存儲(chǔ)器接口電路由兩種接口: SRAM接口和程序存儲(chǔ)器接口，簡(jiǎn)化成了一種接口 =SRAM接口，簡(jiǎn)化了接口電路設(shè)計(jì)，節(jié)省了芯片面積。其他邏輯和信號(hào)處理部件24可包括計(jì)數(shù)器(Timer)、USB、A/D轉(zhuǎn)換器、通用異步收發(fā)傳輸器(UART)、可編程邏輯控制器(PLC)、內(nèi)存訪問(wèn)控制(DMA)以及其他用戶(hù)自定義功能部件等。
[0018]本發(fā)明中的STT-MRAM存儲(chǔ)器21的兩個(gè)存儲(chǔ)分區(qū)大小既可在M⑶出廠時(shí)限定，也可在MCU初始化時(shí)由用戶(hù)指定。STT-MRAM存儲(chǔ)器的寫(xiě)操作方法如圖3所示:
[0019](I)MCU出廠或初始化時(shí)，分配好運(yùn)行數(shù)據(jù)存取區(qū)和程序存儲(chǔ)區(qū)的地址空間范圍；
[0020](2)中央處理器21發(fā)出寫(xiě)命令后，判斷寫(xiě)地址是否屬于程序存儲(chǔ)區(qū)222范圍，若是，則進(jìn)入步驟(3)，若不是，則進(jìn)入步驟(4);
[0021 ] (3)啟動(dòng)驗(yàn)證程序，判斷該寫(xiě)請(qǐng)求是否合理，寫(xiě)地址是否正確，如果驗(yàn)證正確，則進(jìn)入步驟(4)，如果驗(yàn)證錯(cuò)誤，則進(jìn)入步驟(5);
[0022](4)按照寫(xiě)地址寫(xiě)入數(shù)據(jù)，并返回寫(xiě)入成功信號(hào)；
[0023 ] (5)返回寫(xiě)地址錯(cuò)誤信號(hào)，寫(xiě)入失敗。
[0024]利用STT-MRAM不同分區(qū)分別完成存取運(yùn)行數(shù)據(jù)，存儲(chǔ)源程序代碼和用戶(hù)配置的功能，解決傳統(tǒng)MCU架構(gòu)中，數(shù)據(jù)存取器的存儲(chǔ)密度較低，程序存儲(chǔ)器的擦寫(xiě)壽命有限，制造成本較高的問(wèn)題。
[0025]以上的所述乃是本發(fā)明的具體實(shí)施例及所運(yùn)用的技術(shù)原理，若依本發(fā)明的構(gòu)想所作的改變，其所產(chǎn)生的功能作用仍未超出說(shuō)明書(shū)及附圖所涵蓋的精神時(shí)，仍應(yīng)屬本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，其特征在于包括:中央處理器(21)、STT-MRAM存儲(chǔ)器(22)、SRAM接口(23)、其他邏輯和信號(hào)處理部件(24)，所述STT-MRAM存儲(chǔ)器(22)包括運(yùn)行數(shù)據(jù)存取區(qū)(221)和程序存儲(chǔ)區(qū)(222);所述中央處理器(21)與STT-MRAM存儲(chǔ)器(22)之間通過(guò)SRAM接口(23)連接，中央處理器(21)與其他邏輯和信號(hào)處理部件(24)連接。2.根據(jù)權(quán)利要求1所述的一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，其特征在于，其他邏輯和信號(hào)處理部件(24)包括:計(jì)數(shù)器、USB、A/D轉(zhuǎn)換器、通用異步收發(fā)傳輸器、可編程邏輯控制器、內(nèi)存訪問(wèn)控制、用戶(hù)自定義功能部件中的一種或幾種部件組合。3.根據(jù)權(quán)利要求1所述的一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，所述STT-MRAM存儲(chǔ)器(22)包括運(yùn)行數(shù)據(jù)存取區(qū)(221)和程序存儲(chǔ)區(qū)(222)，數(shù)據(jù)存取區(qū)(221)和程序存儲(chǔ)區(qū)(222)的大小在微控制器每次初始化時(shí)指定。
【專(zhuān)利摘要】本發(fā)明屬于微控制器領(lǐng)域，具體涉及一種采用STT-MRAM作為單一存儲(chǔ)器的微控制器，包括：中央處理器、STT-MRAM存儲(chǔ)器、SRAM接口、其他邏輯和信號(hào)處理部件，所述STT-MRAM存儲(chǔ)器包括運(yùn)行數(shù)據(jù)存取區(qū)和程序存儲(chǔ)區(qū)；所述中央處理器與STT-MRAM存儲(chǔ)器之間通過(guò)SRAM接口連接，中央處理器與其他邏輯和信號(hào)處理部件連接。本發(fā)明的有益效果在于：利用STT-MRAM不同分區(qū)分別完成存取運(yùn)行數(shù)據(jù)，存儲(chǔ)源程序代碼和用戶(hù)配置的功能，該新型架構(gòu)不僅有效提升了MCU中存儲(chǔ)器容量，可靠性并降低了存儲(chǔ)器制造成本，還簡(jiǎn)化了接口電路，節(jié)省了芯片面積。
【IPC分類(lèi)】G05B19/042
【公開(kāi)號(hào)】CN105527889
【申請(qǐng)?zhí)枴緾N201510898109
【發(fā)明人】徐庶, 蔣信, 李輝輝, 左正笏, 韓谷昌, 劉瑞盛, 孟皓, 劉波
【申請(qǐng)人】中電海康集團(tuán)有限公司
【公開(kāi)日】2016年4月27日
【申請(qǐng)日】2015年12月8日