專利名稱：具有可重定目標(biāo)的存儲器單元冗余的存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器，且特定來說涉及使用快閃存儲器中的冗余數(shù)據(jù) 存儲單元來取代有缺陷的數(shù)據(jù)存儲單元。
背景技術(shù)：
如今有許多商業(yè)上成功的非易失性存儲器產(chǎn)品被使用，尤其以小形狀因數(shù)卡 的形式，其采用形成于一個(gè)或一個(gè)以上集成電路芯片上的快閃EEPROM(電子可擦除可編程只讀存儲器)單元的陣列。存儲器控制器(其通常但不一定位于單獨(dú)的 集成電路芯片上)與主機(jī)(所述卡以可移除方式連接到所述主機(jī))界接并控制所述 卡內(nèi)存儲器陣列的操作。這一控制器通常包含微處理器、某一非易失性只讀存儲 器(ROM)、易失性隨機(jī)存取存儲器(RAM)及一個(gè)或一個(gè)以上特殊電路，例如當(dāng)在 編程與讀取數(shù)據(jù)期間數(shù)據(jù)穿過所述控制器時(shí)，由所述數(shù)據(jù)來計(jì)算錯(cuò)誤校正碼(ECC) 的特殊電路。市售卡中的某些為CompactFlash，(CF)卡、多媒體卡(MMC)、安全 數(shù)字(SD)卡、智能媒體卡、個(gè)人標(biāo)簽(P-標(biāo)簽)及存儲棒卡。主機(jī)包含個(gè)人計(jì)算機(jī)、 筆記本計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、各種數(shù)據(jù)通信裝置、數(shù)碼相機(jī)、蜂窩電話、 便攜式音頻播放器、汽車音響系統(tǒng)及同類設(shè)備。除存儲卡實(shí)施方案之外，可替代 地將此類存儲器嵌入到各類主機(jī)系統(tǒng)中。有兩個(gè)一般的存儲器陣列架構(gòu)(即，NOR及NAND)已應(yīng)用到商業(yè)中。在典型 的NOR陣列中，將存儲器單元連接在相鄰位線源極與汲極擴(kuò)散之間，所述擴(kuò)散 沿列方向延伸，其中控制柵極連接到沿單元行延伸的字線。存儲器單元包含至少 一個(gè)存儲元件，所述元件定位于源極與汲極之間的單元溝道區(qū)域的至少一部分 上。因此，所述存儲元件上已編程的電荷電平控制所述單元的操作特征，從而可 通過向已尋址存儲器單元施加適當(dāng)?shù)碾妷簛碜x取所述單元。在第5,070,032、 5,095,344、 5,313,421、 5,315,541、 5,343,063、 5,661,053及6,222,762號美國專利 中提供這種單元的實(shí)例、其在存儲器系統(tǒng)中的使用及其制造方法。將這些專利連 同此申請案中所引用的所有其它專利、專利申請案及其它公開案以引用方式全文 并入本文中。NAND陣列利用兩個(gè)以上存儲器單元(例如16或32個(gè))的串聯(lián)串，其連同一 個(gè)或一個(gè)以上選擇晶體管連接在個(gè)別位線與參考電位之間以形成單元列。字線跨 越大量的這些列內(nèi)的單元而延伸。通過使所述串中的剩余單元硬開啟以使流過一串的電流取決于存儲在己尋址單元中的電荷電平來在編程期間讀取及驗(yàn)證一列內(nèi)的個(gè)別單元。第5,570,315、 5,774,397、 6,046,935及6,522,580號美國專利中提 出NAND架構(gòu)陣列的實(shí)例及其作為存儲器系統(tǒng)的一部分的操作。先前所引用專利中論述的當(dāng)前的快閃EEPROM陣列的電荷存儲元件中最常 見的是導(dǎo)電浮柵，其通常由導(dǎo)電摻雜的多晶硅材料形成?？捎糜诳扉WEEPROM 系統(tǒng)的替代類型的存儲器單元利用非導(dǎo)電介電材料替代所述導(dǎo)電浮柵來以非易 失性方式存儲電荷。由氧化硅、氮化硅及氧化硅(ONO)形成的三層介電質(zhì)夾入導(dǎo) 電控制柵極與存儲器單元溝道上的半導(dǎo)電襯底的表面之間。通過將電子從單元溝 道注入到氮化物(在所述氮化物中所述電子受到截獲并存儲在受限區(qū)域中)中來編 程所述單元，且通過將熱電洞注入到氮化物來擦除所述單元。哈拉爾(Harari) 等人的美國專利申請公開案第2003/0109093號中描述采用介電存儲元件的幾個(gè) 特定單元結(jié)構(gòu)與陣列。和在多數(shù)集成電路應(yīng)用中一樣，對于快閃EEPROM存儲器陣列來說，也存 在縮小實(shí)施某些集成電路功能所需的硅襯底面積的壓力。 一直需要增加可存儲在 既定面積的硅襯底中的數(shù)字?jǐn)?shù)據(jù)的量，以便增加既定尺寸的存儲卡及其它類型的 封裝的存儲容量，或既增加容量又減小尺寸。用于增加數(shù)據(jù)存儲密度的一種方式 是每一存儲器單元及/或每一存儲單元或元件存儲一個(gè)以上位的數(shù)據(jù)。這可通過將存儲元件電荷電平電壓范圍的窗口分為兩種以上的狀態(tài)而實(shí)現(xiàn)。使用四個(gè)這種狀 態(tài)允許每一單元存儲兩個(gè)位的數(shù)據(jù)，使用八個(gè)狀態(tài)允許每一存儲元件存儲三個(gè)位 的數(shù)據(jù)，依此類推。使用浮柵的多狀態(tài)快閃EEPROM結(jié)構(gòu)及其操作描述于第 5，043，940及5,172,338號美國專利中，且對于使用介電浮柵的結(jié)構(gòu)，其描述于第 2003/0109093號前述美國專利申請公開案中。出于各種原因，也可按第5，930，167 號及第6,456,528號美國專利中所述的方式以兩種狀態(tài)(二進(jìn)制)操作多狀態(tài)存 儲器陣列的選定部分。典型的快閃EEPROM陣列的存儲器單元可分成一起擦除的離散單元塊。也 就是說，塊就是擦除單元，即可同時(shí)擦除的最小數(shù)目的單元。每一塊通常存儲一 個(gè)或一個(gè)以上數(shù)據(jù)頁，所述頁是最小的編程及讀取單元，但是可在不同的子陣列 或平面中并行地編程或讀取一個(gè)以上頁。每一頁通常存儲一個(gè)或一個(gè)以上數(shù)據(jù)區(qū) 段，所述區(qū)段的尺寸由主機(jī)系統(tǒng)界定。實(shí)例性區(qū)段包含512個(gè)字節(jié)的用戶數(shù)據(jù)(其 遵循針對磁盤驅(qū)動而建立的標(biāo)準(zhǔn))，加上某一數(shù)目字節(jié)的關(guān)于用戶數(shù)據(jù)及/或存儲 所述用戶數(shù)據(jù)的塊的開銷信息。這種存儲器通常配置成每一塊中具有許多頁，且 每一頁存儲多個(gè)主機(jī)數(shù)據(jù)區(qū)段。為了增加將用戶數(shù)據(jù)編程到存儲器陣列中及從其讀取用戶數(shù)據(jù)期間的并行 度， 一般將所述陣列分成若干子陣列(一般稱為平面)，所述子陣列含有其自身的 數(shù)據(jù)寄存器及其它電路以允許并行操作，從而可將多個(gè)數(shù)據(jù)區(qū)段同時(shí)編程到幾個(gè) 或所有平面中的每一者或從幾個(gè)或所有平面中的每一者同時(shí)讀取多個(gè)數(shù)據(jù)區(qū)段。單個(gè)集成電路上的陣列可物理地分成多個(gè)平面，或每一平面可由單獨(dú)的一個(gè)或一個(gè)以上集成電路芯片形成。第5,798,968號及第5,890,192號美國專利中描述這一 存儲器實(shí)施方案的實(shí)例。為了進(jìn)一步有效地管理存儲器，可將塊鏈接在一起以形成虛擬塊或元塊。也 就是說，將每一元塊定義為包含來自每一平面的一個(gè)塊。在第6,763,424號美國 專利(將所述專利以引用方式全文并入本文中)中描述元塊的使用。由主機(jī)邏輯塊 地址將所述元塊識別為用于編程及讀取數(shù)據(jù)的目的地。類似地，元塊的所有塊一 起被擦除。使用這種大塊及/或元塊來進(jìn)行操作的存儲器系統(tǒng)中的控制器執(zhí)行若干 功能，其中包含從主機(jī)接收到的邏輯塊地址(LBA)與存儲器陣列內(nèi)的物理塊編號 (PBN)之間的轉(zhuǎn)換。通常由塊地址內(nèi)的偏移來識別所述塊內(nèi)的個(gè)別頁。地址轉(zhuǎn)換 常常包括使用邏輯塊編號(LBN)與邏輯頁的中間項(xiàng)。在某些存儲器系統(tǒng)中，也將物理存儲器單元分組成兩個(gè)或兩個(gè)以上區(qū)帶。區(qū) 帶可以是物理存儲器或存儲器系統(tǒng)的任何己分割的子集，其中特定范圍的邏輯塊 地址映射到所述子集中。例如，可將能夠存儲64兆字節(jié)數(shù)據(jù)的存儲器系統(tǒng)分成 四個(gè)區(qū)域，且每一區(qū)域存儲16兆字節(jié)的數(shù)據(jù)。然后，也可將邏輯塊地址的范圍 分成四個(gè)群組，向所述四個(gè)區(qū)帶中的每一者的物理塊指派一個(gè)群組。在典型的實(shí) 施方案中，邏輯塊地址受到限制，以至于絕不會將每一邏輯塊地址的數(shù)據(jù)寫入到 所述邏輯塊地址所映射到的單個(gè)物理區(qū)帶的外部。在分成若干平面(子陣列)(各具 有其自身的尋址、編程及讀取電路)的存儲器陣列中，每一區(qū)帶優(yōu)選地包含來自多 個(gè)平面的塊，通常為來自所述平面中的每一者的相同數(shù)目的塊。區(qū)帶主要用于簡 化諸如邏輯到物理轉(zhuǎn)換的地址管理，從而得到較小的轉(zhuǎn)換表、保存這些表所需的 較少RAM存儲器及用于尋址存儲器的當(dāng)前活動區(qū)域的較快存取時(shí)間，但由于其 限定性質(zhì)而可能導(dǎo)致磨損平衡達(dá)不到最佳。個(gè)別快閃EEPROM單元將一定量的電荷(其表示一個(gè)或一個(gè)以上位的數(shù)據(jù)) 存儲在電荷存儲元件或單元中。存儲元件的電荷電平控制其存儲器單元的閾值電 壓(一般表示為VT)，其用作讀取所述單元的存儲狀態(tài)的依據(jù)。 一般將臨界電壓窗 口分成若干范圍，所述存儲器單元的兩個(gè)或兩個(gè)以上存儲狀態(tài)中的每一者對應(yīng)一 個(gè)范圍。以此方式， 一單元可視電壓范圍的數(shù)目而保存一個(gè)位的數(shù)據(jù)或可保存兩 個(gè)或兩個(gè)以上位的數(shù)據(jù)。這些范圍由保護(hù)帶分開，所述保護(hù)帶包含允許確定個(gè)別 單元的存儲狀態(tài)的標(biāo)稱讀出電平。由于電荷對相鄰或其它相關(guān)存儲器單元、頁或 塊中執(zhí)行的編程、讀取或擦除操作的干擾而使得這些存儲電平經(jīng)常移位。因此， 通常由控制器來計(jì)算錯(cuò)誤校正碼(ECC)，并將所述錯(cuò)誤校正碼連同所編程的主機(jī) 數(shù)據(jù)一起存儲，且在讀取期間用以驗(yàn)證數(shù)據(jù)并在必要時(shí)執(zhí)行某種程度的數(shù)據(jù)校 正。同樣，移位電荷電平在干擾操作使其完全偏移出其已界定的范圍并因此導(dǎo)致 讀取錯(cuò)誤數(shù)據(jù)之前，可不時(shí)地恢復(fù)回到其狀態(tài)范圍的中心。此過程稱作數(shù)據(jù)刷 新或清除，其描述于第5，532，962號及第5，909,449號美國專利中，所述專利以引用方式全文并入本文中。存儲器陣列中的存儲器單元有時(shí)會有缺陷?？捎捎谥圃烊毕荻鴮?dǎo)致新存儲器 芯片中的單元有缺陷或單元可能在芯片使用期間出現(xiàn)缺陷。當(dāng)單元在使用期間出 現(xiàn)缺陷時(shí)，可由于無法擦除、寫入到單元或從單元讀取而檢測到缺陷。處理這種 缺陷的一種方式為將存儲器有缺陷的部分中將要存儲的數(shù)據(jù)存儲在另一位置處。在標(biāo)題為"具有包含用于取代有缺陷單元的機(jī)制的EEPROM單元的快閃可擦除 區(qū)段的非易失性存儲器系統(tǒng)卡(Non-volatile memory system card with flash erasable sectors of EEPROM cells including a mechanism for substituting defective cells )"的 第5,535,328號美國專利中描述從有缺陷位置到取代位置的這種數(shù)據(jù)重新映射， 所述專利以引用方式全文并入本文中?？蓪⒂腥毕輪卧匦掠成涞讲煌恢没?qū)?整個(gè)區(qū)段重新映射到另一位置。在標(biāo)題為"用于半導(dǎo)體存儲器中的缺陷處理的裝 置及方法(Device and method for defect handling in semi-conductor memory)"的 第5,200,959號美國專利中描述用于遠(yuǎn)離有缺陷單元來重新定位數(shù)的另一方案， 所述專利以引用方式全文并入本文中。也可在存儲器陣列的一個(gè)塊中出現(xiàn)有缺陷 單元時(shí)以此方式重新定位整個(gè)塊的數(shù)據(jù)。在標(biāo)題為"快閃EEPROM陣列數(shù)據(jù)及標(biāo)頭檔案結(jié)構(gòu)(Flash EEPROM array data and header file structure)"的第5,438,573號美國專利中描述用于管理有缺陷單元的另一方案，所述專利以引用方式全文并入本文中。此方案將對應(yīng)于有缺陷 存儲器單元的一個(gè)位的數(shù)據(jù)重新定位到所述行中的下一單元。將對應(yīng)于下一單元的位重新定位到其相鄰單元，依此類推，從而將所述行中的位上推一位。在每一 行中均提供冗余位，因此所述數(shù)據(jù)仍在所述行中?？梢詭追N方式檢測有缺陷單元，例如，在測試程序期間，通常在工廠中在使 用存儲器芯片之前由用戶完成檢測，或在正常使用期間，通常由存儲器控制器查 找缺陷。工廠測試通?？刹檎以谥圃熘兴纬傻奈锢砣毕?。這種測試使用專用測 試設(shè)備，執(zhí)行測試時(shí)將專用測試設(shè)備連接到存儲器系統(tǒng)，而在測試完成之后將其 與存儲器系統(tǒng)斷開。以一永久方式重新映射有缺陷區(qū)域。可通過嘗試編程、讀取 及擦除存儲器陣列各部分以查看是否有無法在指定限度內(nèi)執(zhí)行的單元來查找缺 陷。也可采用標(biāo)題為"EEPROM裝置中的潛在缺陷處理(Latent defect handling in EEPROM devices)"的第5，428，621號美國專利所述的方式來檢測潛在缺陷，所 述專利以引用方式全文并入本文中。在某些現(xiàn)有技術(shù)設(shè)計(jì)中，提供冗余單元列來取代存儲器陣列中的有缺陷列。 如果存儲器陣列中不存在缺陷，則這種冗余列不存儲任何數(shù)據(jù)。圖l顯示根據(jù)現(xiàn) 有技術(shù)的冗余列的使用的實(shí)例。在存儲器陣列的測試期間，已發(fā)現(xiàn)一存儲器單元 有缺陷。所述缺陷產(chǎn)生的原因可以是污染、不當(dāng)處理或某一其它原因。當(dāng)在列1 中遇到有缺陷單元101時(shí)，列1被視為有缺陷列且被映射到冗余列A。以某一方 式記錄此映射以使列1不再被使用。通常通過指示所述有缺陷列的燃燒熔絲來記錄所述映射?，F(xiàn)在將原計(jì)劃發(fā)送到列1但由于所述重新映射而未發(fā)送到列1的任 何數(shù)據(jù)發(fā)送到冗余列A。由取代單元103來取代有缺陷單元101。此外，還由冗余列A中的單元來取代列1中的所有其它無缺陷單元。圖2顯示用于執(zhí)行圖1所圖解說明的列取代的存儲器系統(tǒng)200的簡圖。在測 試期間，點(diǎn)燃快閃熔絲來指示有缺陷列的位置?？扉W熔絲是可視為熔絲的快閃單 元或單元群組，但與常規(guī)熔絲不同的是，其可被再編程?？扉W存儲器單元陣列221 中的每一非冗余列中可存在一個(gè)熔絲。當(dāng)存儲器系統(tǒng)200啟動時(shí)，將快閃熔絲220 讀取到列冗余控制寄存器222中，從而可由所述寄存器的內(nèi)容來指示有缺陷列及 其取代列的位置。當(dāng)主機(jī)發(fā)送存儲器存取指令時(shí)，將要存取的物理地址與列冗余 控制寄存器222中的列地址進(jìn)行比較。如果指示有缺陷列，則存取取代列，而不 是嘗試存取有缺陷列。因此，列冗余控制寄存器222將取代列地址提供給Y地址 解碼電路224以使有缺陷列不被存取?？梢源朔绞饺〈粋€(gè)以上有缺陷列。通常 提供若干取代列226，因此可取代若干列。圖1顯示N+l個(gè)非冗余列(列0到N) 及四個(gè)冗余列(列A到D)。字線與所述列成直角跨越所述陣列延伸，其在冗余及 非冗余列上方延伸。有缺陷單元不會一直是完全不可使用的單元，其可僅在指定的性能限度外操作。例如，即使在某一數(shù)目的電壓脈沖之后還沒有被編程的單元在提供額外脈沖 的情況下仍能夠編程，也將其視為有缺陷單元。所選擇的性能限度決定所找到的 有缺陷單元的數(shù)目。通過設(shè)定高性能限度，可改善總體性能(例如，可減少編程時(shí) 間)，但缺陷數(shù)目會增加。設(shè)定低性能限度可以性能為代價(jià)減少缺陷數(shù)。雖然上述圖1及圖2的現(xiàn)有技術(shù)列取代方案允許存儲器陣列在具有一個(gè)或一 個(gè)以上有缺陷單元的情況下操作，但其具有幾個(gè)缺點(diǎn)。此方案需要冗余列與具有 缺陷單元的非冗余列一樣多，通常每一缺陷需要一個(gè)冗余列。冗余列占用芯片上 的有用空間且增加芯片的生產(chǎn)成本。所提供的冗余列越多，成本就越大。然而， 如果提供太少的冗余列，則存在的冗余列可能不足以修復(fù)某些芯片以使芯片不可 使用。因此，如果提供太少的冗余列，則合格率會受損。較新的存儲器陣列具有 更多存儲器單元及更小的特征尺寸，這往往會增加存儲器陣列中缺陷的數(shù)目。同樣，由于一起編程大頁中的更多單元，所以在少數(shù)慢單元沒有被取代的情況下編 程時(shí)間往往會受其限制。因此，有缺陷單元的取代對于較新的存儲器系統(tǒng)來說是 很重要的。因此，需要一種空間更有效的映射有缺陷單元的方式。還需要包含可更有效 地執(zhí)行這一映射的電路的存儲器系統(tǒng)。發(fā)明內(nèi)容可重定目標(biāo)的存儲器單元冗余方案允許在冗余列中含有有缺陷單元時(shí)將有缺陷單元個(gè)別地映射到冗余列中的冗余單元，而不是將整列映射到冗余列。以此 方式，可將多個(gè)列中的有缺陷單元映射到相同冗余列。不必僅僅因?yàn)橐涣兄械囊?個(gè)或一個(gè)以上單元有缺陷而將整列視為有缺陷。此允許更有效地使用冗余列中的 可用空間。在使用存儲器系統(tǒng)來存儲用戶數(shù)據(jù)之前，作為初始測試及配置操作的一部分 檢測有缺陷單元并將其映射到冗余列中的冗余單元。所述映射通常是永久性的，因此在存儲器系統(tǒng)的壽命期間一直不使用任何有缺陷單元。缺陷映射數(shù)據(jù)記錄有 缺陷列或單元在存儲器陣列中的位置且在初始測試及配置期間產(chǎn)生及被存儲?？?將缺陷映射數(shù)據(jù)存儲在快閃存儲器的一部分中或存儲在專用存儲器中。在存儲器系統(tǒng)的正常操作期間(初始測試及配置之后)，重定向用于存取有缺 陷單元的任何嘗試，轉(zhuǎn)而存取取代單元。對于要執(zhí)行的這一重定向來說，列及行 地址與有缺陷單元的列及行地址必須均匹配，而在現(xiàn)有技術(shù)方案中僅必須匹配列 地址?？稍谙嗤鎯ζ飨到y(tǒng)中同時(shí)實(shí)施個(gè)別單元取代及列取代。 一般來說，首先對 其中的所有存儲器單元均為有缺陷單元或有缺陷單元數(shù)超過閾值數(shù)目的任何列 執(zhí)行列取代。隨后，可將剩余非冗余列中的個(gè)別單元映射到整列取代所不需要的 冗余列。也可以包含一個(gè)以上單元但比整列單元數(shù)少的中間尺寸單元群組的方式來取代單元。此一中間尺寸群組的實(shí)例是由NAND串中串聯(lián)連接在一起的存儲器單元形成的群組?？墒褂梦恢门c存儲器陣列相鄰且與存儲器陣列位于相同芯片上的電路來實(shí) 施單元取代方案。這種電路類似于現(xiàn)有技術(shù)的某些電路，但含有額外的電路以允許將行地址與已重新映射的有缺陷單元的行地址進(jìn)行比較。或者，可使用用于將 要存取的地址與來自缺陷映射數(shù)據(jù)的地址進(jìn)行比較的存儲器控制器來實(shí)施單元 取代方案。可在不改變硬件的情況下實(shí)施這一方案且其僅需要改變存儲器控制器 固件?？扉W存儲器為塊可擦除存儲器，因此并不個(gè)別地擦除單元，而是以塊為單位 擦除單元。塊通?？缭蕉嗔醒由?。塊可跨越冗余列及非冗余列兩者延伸并將塊內(nèi) 的有缺陷單元映射到相同塊中的冗余單元。因此，含有邏輯序列數(shù)據(jù)的冗余單元及非冗余單元可一起擦除。


圖1顯示現(xiàn)有技術(shù)的列取代方案。圖2顯示用于執(zhí)行圖1的列取代方案的現(xiàn)有技術(shù)存儲器陣列及外圍電路。圖3顯示支持本發(fā)明若干方面的存儲器系統(tǒng)。圖4圖解說明圖3的存儲器系統(tǒng)的存儲器陣列的塊結(jié)構(gòu)。圖5A顯示圖4的塊100的結(jié)構(gòu)，其具有通過字線及位線連接的多個(gè)NAND串。圖5B顯示圖5A的NAND串的更詳細(xì)視圖。圖6顯示根據(jù)本發(fā)明實(shí)施例的冗余單元及冗余列重新映射的實(shí)例。圖7顯示用于執(zhí)行冗余單元及冗余列重新映射方案(例如，圖6所示方案)的 測試及配置操作的流程圖。圖8顯示用于執(zhí)行冗余單元及冗余列重新映射方案(例如，圖6的方案)的電 路的方塊圖。圖9顯示用于執(zhí)行冗余單元及冗余列重新映射方案(例如，圖6的方案)的替 代硬件的方塊圖。
具體實(shí)施方式
圖3顯示包含本發(fā)明各方面的存儲器系統(tǒng)330。存儲器系統(tǒng)330連接到主機(jī) (未顯示)且與所述主機(jī)通信。通常通過標(biāo)準(zhǔn)界面執(zhí)行主機(jī)與存儲器系統(tǒng)之間的此 通信。在某些實(shí)例中，存儲器系統(tǒng)(例如，存儲器系統(tǒng)330)是具有標(biāo)準(zhǔn)界面的可 移除存儲卡的一部分，因此可根據(jù)諸如先前所述標(biāo)準(zhǔn)將其連接到各種各樣的主 機(jī)。在替代布置中，存儲器系統(tǒng)(例如，存儲器系統(tǒng)330)可嵌入到主機(jī)系統(tǒng)中， 因此可將其永久地連接到所述主機(jī)系統(tǒng)。存儲器系統(tǒng)330包含控制器20，其響應(yīng)于從主機(jī)接收到的命令來控制存儲 器陣列1的操作?？刂破?0可含有微處理器、RAM、快閃、緩沖器、寄存器、 錯(cuò)誤校正碼(ECC)電路及用于管理存儲器系統(tǒng)330的其它電路。當(dāng)接收到主機(jī)寫 入指令時(shí)，在控制器20的指示下將從主機(jī)接收的數(shù)據(jù)存儲在存儲器陣列1中。 例如，這一數(shù)據(jù)寫入的物理位置通常由控制器確定?？刂破?0根據(jù)可在初始配 置期間載入到控制器20的固件操作。當(dāng)從主機(jī)接收到讀取指令時(shí)，在控制器20 的指示下從存儲器陣列1讀取數(shù)據(jù)?？刂破?0通常維持主機(jī)數(shù)據(jù)的邏輯到物理 映射的記錄，因此當(dāng)主機(jī)通過邏輯地址識別數(shù)據(jù)時(shí)，可存取存儲器陣列l(wèi)中的正 確物理地址處的數(shù)據(jù)?？刂破?0通過控制器20與存儲器陣列1之間的外圍電路與存儲器陣列1通 信。外圍電路包含行控制電路3、列控制電路2、數(shù)據(jù)輸入/輸出電路6、狀態(tài)機(jī)8 及命令電路7。也可使用額外的外圍電路，但為了清晰起見未在圖3中顯示。當(dāng) 將特殊命令從控制器20發(fā)送到命令電路7時(shí)，狀態(tài)機(jī)8經(jīng)配置以通過將適當(dāng)信 號發(fā)送到行控制電路3及列控制電路2來執(zhí)行所述命令。當(dāng)狀態(tài)機(jī)8完成操作時(shí)， 其將信號返回到命令電路7，命令電路7又向控制器20指示所述操作已完成?？?制器20、存儲器陣列l(wèi)及外圍電路可一起形成于單個(gè)芯片上。或者，在一個(gè)芯片 上形成存儲器陣列及外圍電路，且在另一芯片上形成控制器，如在控制器芯片21分割存儲器系統(tǒng)330的虛線所示。存儲器陣列1由可擦除塊單元組成。電荷存儲存儲器裝置的編程可僅導(dǎo)致向 其電荷存儲元件添加更多電荷。因此，在編程操作之前，必須移除(或擦除)電荷 存儲元件中的現(xiàn)有電荷。提供擦除電路(未顯示)以擦除存儲器單元的一個(gè)或一個(gè) 以上塊。當(dāng)以電子方式將整個(gè)單元陣列或陣列的重要單元群組一起(即，以快閃方式)擦除時(shí)，將非易失性存儲器(例如，EEPROM)稱作"快閃"EEPROM。 一旦擦 除，就可接著再編程所述單元群組?？梢黄鸩脸膯卧航M可由一個(gè)或一個(gè)以上 可尋址擦除單元組成。擦除單位或塊通常存儲一個(gè)或一個(gè)以上數(shù)據(jù)頁，所述頁為 編程及讀取的單位，但是在單個(gè)操作中可編程或讀取一個(gè)以上頁。每一頁通常存 儲一個(gè)或一個(gè)以上數(shù)據(jù)區(qū)段，區(qū)段的尺寸由主機(jī)系統(tǒng)界定。 一實(shí)例為512個(gè)字節(jié) 的用戶數(shù)據(jù)(其遵循針對磁盤驅(qū)動而建立的標(biāo)準(zhǔn))加上某 一數(shù)目字節(jié)的關(guān)于用戶數(shù) 據(jù)及/或其中存儲用戶數(shù)據(jù)的塊的開銷信息的區(qū)段。圖4顯示包括多個(gè)塊的存儲器陣列1的結(jié)構(gòu)，塊為最小擦除單位。在此實(shí)例 中，存儲器陣列具有1024個(gè)塊(塊0到1023)，其中包含以下更詳細(xì)描述的塊100。 然而，某些存儲器陣列可具有更多塊。也可將塊鏈接以形成一起擦除進(jìn)而被視為 單個(gè)大塊的元塊。在某些存儲器中，可將塊布置在若干平面中，其中平面為共享 某些讀取/寫入電路的塊的群組。圖5A及5B顯示使用本發(fā)明若干方面的NAND存儲器陣列1的結(jié)構(gòu)的實(shí)例。 塊100由多個(gè)NAND串50a、 50b…50c組成，每一串均具有多個(gè)串聯(lián)連接的浮柵 單元。圖5A未顯示的額外串位于串50b與50c之間。圖5A顯示串50a、 50b、 50c 是如何鏈接在一起以形成陣列的一部分的(方塊100)。位線51a、 51b…5Ic垂 直運(yùn)行且連接有多個(gè)串。連接到單個(gè)位線的NAND串形成一列。例如，連接到 位線51a的串50a、 50d…50x形成列55a，連接到位線51b的串50b、 50e…50y 形成列55b。列55a及55b為非冗余列。串50c、 50f…50z形成冗余列55c。如圖 所示，塊(例如，塊100)可跨越多個(gè)列延伸。列可貫穿多個(gè)塊沿垂直方向延伸。 冗余列為一般不含有數(shù)據(jù)的列，除非存在缺陷。非冗余列一般在其所定位的存儲 器部分未被擦除時(shí)含有數(shù)據(jù)。存儲器陣列中所存儲的數(shù)據(jù)可以是主機(jī)數(shù)據(jù)、ECC 數(shù)據(jù)、某一形式的標(biāo)頭數(shù)據(jù)、控制器所存儲的控制數(shù)據(jù)或某一其它數(shù)據(jù)。字線跨 越塊沿水平方向延伸。源極線也跨越塊延伸且連接到NAND串的末端?？蓪⑼?過字線連接的一組單元視為存儲器陣列中的一行。塊100由通過字線連接的 NAND串50a、 50b... 50c組成。塊100的單元在一起擦除且不可單獨(dú)擦除。圖5B示意性地圖解說明組織成NAND串的存儲器單元的串50a。 NAND串 50a由通過各自的源極及漏極以菊花鏈方式連接的一連串存儲器晶體管M1、M2... Mn(n=4、 8、 16或更高)。 一對選擇晶體管Sl、 S2經(jīng)由NAND串的源極端子54 及漏極端子56來控制串50a到存儲器陣列的剩余串的連接。在存儲器陣列中， 當(dāng)導(dǎo)通源極選擇晶體管Sl時(shí)，源極端子耦合到源極線。同樣地，當(dāng)導(dǎo)通漏極選12擇晶體管S2時(shí)，NAND串的漏極端子耦合到存儲器陣列的位線。鏈中的每一存儲器晶體管具有一電荷存儲元件以存儲既定量的電荷，從而呈現(xiàn)預(yù)期的存儲器狀 態(tài)。每一存儲器晶體管的控制柵極均提供對讀取及寫入操作的控制。選擇晶體管Sl、 S2中的每一者的控制柵極分別經(jīng)由其源極端子54及漏極端子56來提供對 NAND單元的控制存取。當(dāng)編程期間讀取并驗(yàn)證NAND串內(nèi)的已尋址存儲器晶體管時(shí)，其控制柵極 供應(yīng)有適當(dāng)?shù)碾妷?。同時(shí)，通過在NAND串50中的剩余未尋址存儲器晶體管的 控制柵極上施加足夠的電壓而完全導(dǎo)通所述未尋址存儲器晶體管。以此方式，有 效地產(chǎn)生從個(gè)別存儲器晶體管的源極到NAND串的源極端子54的導(dǎo)電路徑，同 樣地，有效地產(chǎn)生從個(gè)別絕緣體晶體管的漏極到所述串的漏極端子56的導(dǎo)電路 徑。塊100跨越存儲器陣列的冗余及非冗余列延伸。可將塊100內(nèi)的有缺陷單元 映射到也位于塊100內(nèi)的冗余單元。圖6顯示根據(jù)本發(fā)明實(shí)施例的冗余列映射。與現(xiàn)有技術(shù)的冗余列不同，圖6 的冗余列B含有從存儲器陣列600的一個(gè)以上非冗余列(列2與3)所映射的數(shù)據(jù)。 將列2中的第一有缺陷單元602映射到冗余列B中的冗余單元604。將列3中的 第二有缺陷單元606映射到冗余列B中的另一冗余單元608。因此， 一個(gè)冗余列 (列B)用于存儲來自存儲器陣列600中的兩個(gè)不同非冗余列(列2及列3)的數(shù)據(jù)。 以此方式，可使用一個(gè)冗余列來修復(fù)存儲器陣列中的多個(gè)缺陷。這比針對存儲器 陣列中的每一缺陷使用整個(gè)冗余列的現(xiàn)有技術(shù)方案有效得多。在所示實(shí)施例中，當(dāng)在一列中發(fā)現(xiàn)缺陷時(shí)，逐行地映射單元，而不是映射所述列中的所有單元。因 此，可僅將有缺陷單元602、 606映射到冗余列B。并不將列2及列3中其它無 缺陷單元映射到冗余列B。將有缺陷單元映射到冗余列中位于同一行中的單元。這意味著有缺陷單元與取代所述有缺陷單元的冗余單元共享一個(gè)字線。在此方案中，可沿字線僅將一個(gè) 有缺陷單元映射到冗余列。不過，在可使用一個(gè)以上冗余列的情況下，可沿一行 將每一缺陷映射到不同冗余列，因此， 一行中的可容許缺陷的數(shù)目可與可用冗余 列的數(shù)目相同。例如，圖6顯示列1中的有缺陷單元610。有缺陷單元610及列 2中的有缺陷單元602均位于行612中。因?yàn)槿哂嗔蠦中的單元604用于來自單 元602的數(shù)據(jù)，所以將有缺陷單元610映射到冗余列C中的冗余單元614?？稍?具有NAND結(jié)構(gòu)(例如，圖5A及圖5B所示NAND結(jié)構(gòu))或具有NOR結(jié)構(gòu)或具 有另一結(jié)構(gòu)的存儲器陣列中執(zhí)行圖6的冗余列映射方案。除具有從多個(gè)列映射的數(shù)據(jù)的冗余列之外，還存在以常規(guī)方式操作的額外冗余列。這些列取代整個(gè)非冗余列，因此非冗余列的每一單元均由冗余列的單元來 取代。此可在視非冗余列為有缺陷時(shí)來完成。這可能是因?yàn)樗隽兄械乃袉卧?均有缺陷(不可讀取)或因?yàn)樗隽兄杏腥毕輪卧臄?shù)目超過閾值數(shù)目。例如，圖 6顯示將有缺陷非冗余列0映射到冗余列A，其變?yōu)橐蝗〈??？勺鳛槌跏紲y試及配置作的一部分來完成或在已將用戶數(shù)據(jù)存儲在存儲 器系統(tǒng)中之后的隨后時(shí)間完成有缺陷單元到冗余單元的映射(及有缺陷列到冗余 列的映射)。在某些實(shí)例中，在初始測試及配置作(其通常在出售或使用存儲器 系統(tǒng)之前在工廠中執(zhí)行)期間，冗余列僅用于重新映射。可以其它方式處理隨后出 現(xiàn)或隨后發(fā)現(xiàn)的缺陷。初始測試及配置期間的重新映射是永久性的，因此(例如) 通過使用熔絲以不可逆方式記錄所述重新映射。雖然圖6所示重新定位為單個(gè)位或一歹lj，但其它取代單位也是可能的。例如，在諸如圖5A及圖5B所示的NAND存儲器中，可方便地取代一串單元，其 中所述串含有有缺陷存儲器單元。因此(例如)，如果圖5A的串50a包含有缺 陷單元，則可采用串50c來取代串50a，而不需要映射連接到位線51a的其它串(例 如，串50d)。圖7顯示根據(jù)本發(fā)明實(shí)施例的存儲器陣列上的初始測試及配置作的流程 圖?？稍诖鎯ζ麝嚵兄圃熘蟮谂c主機(jī)一起使用之前使用連接到存儲器陣列的 測試設(shè)備執(zhí)行所示此測試及配置。通常以與控制器及其它電路隔離的方式來測試 存儲器陣列。也可執(zhí)行卡電平測試，但其通常不指示存儲器陣列中的缺陷。首先， 完成測試來確定存儲器陣列中是否存在有缺陷單元(720)。這可通過將測試數(shù) 據(jù)編程到存儲器陣列且然后讀回所述測試數(shù)據(jù)來完成。如果在預(yù)定時(shí)間內(nèi)無法編 程數(shù)據(jù)，則可視單元為有缺陷。如果從單元讀回的數(shù)據(jù)與寫入到所述單元的數(shù)據(jù) 不相同，則可視所述單元為有缺陷。如果單元在除作期間的預(yù)定時(shí)間內(nèi)無法 達(dá)到已除狀態(tài)，則也可視所述單元為有缺陷?；蛘撸蓽y量泄電流來識別有 缺陷單元，或可使用某一其它識別有缺陷單元的構(gòu)件?？删陀腥毕輪卧獪y試個(gè) 存儲器陣列，以確定存儲器陣列中所有有缺陷單元的位置。接下來，確定存儲器陣列中是否存在具有超過臨界數(shù)目的有缺陷單元的列(722)。如果一列具有超 過所述臨界數(shù)目的有缺陷單元，則由冗余列來取代列(724)。這類似于現(xiàn)有 技術(shù)的列取代。在一個(gè)實(shí)例中，所述臨界數(shù)目等于所述列中單元的數(shù)目。在此情 形下，僅當(dāng)一 列中的所有單元均有缺陷時(shí)才取代所述列。如果所述列中有缺陷 單元的數(shù)目小于全部單元的數(shù)目，則個(gè)別地取代有缺陷單元。映射有缺陷列之后， 將一個(gè)或一個(gè)以上有缺陷列中的個(gè)別有缺陷單元映射到冗余單元(726)。以此 方式， 一個(gè)冗余列可含有從多個(gè)非冗余列映射的數(shù)據(jù)。以永久的方式記錄有缺陷 單元到冗余單元的映射(728)，使得所述信息歸屬于存儲器陣列以便將來使用。 永久地記錄這一缺陷映射數(shù)據(jù)的一種方式是使用熔絲或反熔絲，其指示有缺陷存 儲器單元及其取代的位置。永久地記錄所述缺陷映射數(shù)據(jù)的另一種方式是將其存 儲在非易失性存儲器的專用于存儲這種數(shù)據(jù)且經(jīng)配置以無法隨后將其除的部 分中。這可通過硬件或軟件來完成。也可使用其它永久存儲缺陷映射數(shù)據(jù)的方法。 圖8顯示包含本發(fā)明各方面的存儲器系統(tǒng)841(其包含快閃存儲器單元陣列 843)的實(shí)例。與某些現(xiàn)有技術(shù)系統(tǒng)中的情形一樣，存在快閃熔絲840(也可使用光熔絲或某一等效結(jié)構(gòu))。首先將存儲在快閃熔絲840中的缺陷映射數(shù)據(jù)載入到行冗余控制寄存器842中。行冗余控制寄存器842具有來自行地址寄存器844的輸 入。此輸入允許將要讀取的下一行的行地址轉(zhuǎn)移到行冗余控制寄存器842。將所 述行地址與行冗余控制寄存器842中的行地址(從快閃熔絲載入)進(jìn)行比較，以確 定所述行中是否存在任何缺陷。如果所述行地址與行冗余控制寄存器842中的行 地址不同，則在所尋址的行中不存在有缺陷單元，且可使用默認(rèn)列地址存取所述 行而不需要存取冗余列844。如果來自行地址寄存器844的行地址與行冗余控制 寄存器842中的行地址匹配，則向列冗余控制寄存器846發(fā)信號，從而確定要存 取的冗余列(而不是含有已尋址行中的缺陷的非冗余列)。提供給Y地址解碼電路 848的針對此行的列地址指示冗余列(而不是含有有缺陷單元的非冗余列)。因此， 逐行地存取冗余列，而在現(xiàn)有技術(shù)中，存取不依賴于行地址。此時(shí)，行及列地址 兩者均必須與所記錄的缺陷位置匹配，而在現(xiàn)有技術(shù)中，僅需要列地址匹配。可 作為唯一的取代方案來完成此逐行映射方案，或可結(jié)合圖6所示列取代方案來完 成此逐行映射方案。在有缺陷單元或有缺陷列的數(shù)目超過預(yù)定數(shù)目的情況下，也 可將這些方案與其它用于取代存儲器陣列各部分(例如，取代整個(gè)塊)的方案結(jié)合。執(zhí)行所述取代方案所需的硬件可包含在與存儲器陣列形成于相同芯片上的 外圍電路中。在名稱為"快閃存儲器的靈活與區(qū)域有效列冗余(Flexible and area efficient column redundancy for flash memories)"的第6，560，146號美國專禾ll及第 2005/0141387A1號美國專利公開案中提供用于執(zhí)行列冗余方案的硬件的實(shí)例，所 述專利以引用方式全文并入本文中?？赏ㄟ^添加接收行地址并將所述行地址與所 存儲的行(其具有已被重新映射的單元)地址進(jìn)行比較的電路來使第 2005/0141387A1號專利申請公開案所示的電路適于執(zhí)行可重定目標(biāo)的存儲器單 元冗余案(例如，存儲器系統(tǒng)841的存儲器單元冗余方案)。圖9顯示根據(jù)本發(fā)明的存儲器系統(tǒng)960的另一實(shí)例。如圖所示，外部存儲器 系統(tǒng)控制器962連接到快閃存儲器裝置964。這類似于圖3所示的實(shí)例。此時(shí)， 外部存儲器系統(tǒng)控制器962通過外部快閃存儲器總線966連接到快閃存儲器裝置 964。外部存儲器系統(tǒng)控制器962及快閃存儲器裝置964通常形成于單獨(dú)的芯片 上。外部存儲器系統(tǒng)控制器962包含中央處理單元(CPU)或微處理器968及控制 器存儲器970(其可以是隨機(jī)存取存儲器(RAM))。當(dāng)導(dǎo)通外部存儲器系統(tǒng)控制器 962時(shí)，可將缺陷映射數(shù)據(jù)載入到控制器存儲器970中?；蛘?，可使用非易失性 RAM來保存所述缺陷映射數(shù)據(jù)。在存儲器系統(tǒng)960中，控制器存儲器970載入 有來自快閃熔絲970的缺陷映射數(shù)據(jù)?；蛘撸毕萦成鋽?shù)據(jù)可存儲在任何其它合 適位置中。外部存儲器系統(tǒng)控制器962將缺陷的位置與正在存取的數(shù)據(jù)的物理地 址進(jìn)行比較。當(dāng)正在存取的數(shù)據(jù)的行及列地址均與缺陷位置匹配時(shí)，外部存儲器 系統(tǒng)控制器962將指示冗余列972中的一者(而不是具有有缺陷單元的列)的存取 命令發(fā)送到快閃存儲器裝置964。然后狀態(tài)機(jī)974使列冗余控制寄存器976將冗余列(而不是具有有缺陷單元的列)指示給Y地址解碼電路978。因此，在圖9中， 由外部存儲器系統(tǒng)控制器962來執(zhí)行圖8的存儲器系統(tǒng)841中的專用硬件所執(zhí)行 的功能。此實(shí)例具有更容易實(shí)施的優(yōu)點(diǎn)，因?yàn)槠洳恍枰布兓?因?yàn)榇蠖鄶?shù)存儲 器系統(tǒng)中已提供用于管理存儲器系統(tǒng)的外部存儲器系統(tǒng)控制器)。然而，此方法可 能較且在外部存儲器系統(tǒng)控制器962及外部快閃存儲器總線％6上施加額外的 負(fù)擔(dān)，這可造成存儲器系統(tǒng)960運(yùn)行較(與由存儲器陣列芯片上的專用電路來執(zhí) 行這些功能相比)。在上述方案中，將有缺陷單元的位(或若干位)數(shù)據(jù)重新定位到位于相同行中 (連接到相同的字線)的冗余單元。在許多存儲器設(shè)計(jì)中， 一塊沿著一個(gè)或一個(gè)以 上字線延伸。因此， 一行或一群組行的單元一起被擦除。在本發(fā)明實(shí)施例中，塊 延伸以包含通過字線連接的非冗余及冗余單元。將所述塊中的任何有缺陷單元重 新映射到相同塊內(nèi)的冗余單元。因此，當(dāng)己擦除非冗余單元時(shí)，也將冗余列中從 非冗余單元重新映射到冗余單元的數(shù)據(jù)擦除。這意味著，當(dāng)冗余單元中的數(shù)據(jù)變 為廢棄數(shù)據(jù)時(shí)，不需要跟蹤單獨(dú)的數(shù)據(jù)管理結(jié)構(gòu)。因?yàn)榉侨哂嗯c冗余單元一起被 擦除，所以兩者均返回到已擦除狀態(tài)且準(zhǔn)備接收新數(shù)據(jù)而不需要任何單獨(dú)的操 作。雖然已針對特定實(shí)施例描述了本發(fā)明各方面，但是應(yīng)了解，本發(fā)明所有權(quán)在 隨附權(quán)利要求書的完整范圍內(nèi)受到保護(hù)。
權(quán)利要求
1、一種非易失性存儲器陣列，其包括第一列存儲器單元，其含有一有缺陷單元及若干無缺陷單元；第二列存儲器單元，其是僅含有從所述存儲器陣列中的其它位置重新定位的數(shù)據(jù)的冗余列；及將所述有缺陷單元個(gè)別地映射到所述第二列中的冗余單元，從而將待存儲在所述有缺陷單元中的數(shù)據(jù)存儲在所述冗余單元中，所述有缺陷單元與所述冗余單元位于相同行中，所述第二列不含有從所述第一列的所述無缺陷單元映射的數(shù)據(jù)。
2、 如權(quán)利要求1所述的存儲器陣列，其進(jìn)一步包括被視為有缺陷且不存儲 數(shù)據(jù)的第三列，所述第三列的所有數(shù)據(jù)均存儲在作為冗余列的第四列中。
3、 如權(quán)利要求2所述的存儲器陣列，其中所述第三列因其有缺陷單元的數(shù) 目超過了閾值數(shù)目而被視為有缺陷的。
4、 如權(quán)利要求1所述的存儲器陣列，其中所述有缺陷單元及所述冗余單元 位于同一塊中且不可單獨(dú)擦除。
5、 如權(quán)利要求4所述的存儲器陣列，其中所述有缺陷單元到所述冗余單元 的所述映射記錄在所述存儲器陣列的另一塊中。
6、 如權(quán)利要求1所述的存儲器陣列，其中所述第二列含有額外數(shù)據(jù)，所述 額外數(shù)據(jù)是從除所述第一列以外的列中的有缺陷單元映射的。
7、 如權(quán)利要求1所述的存儲器陣列，其中所述有缺陷單元到所述冗余單元 的所述映射記錄在所述非易失性存儲器陣列的外部。
8、 如權(quán)利要求1所述的存儲器陣列，其中所述有缺陷單元到所述冗余單元 的所述映射是使用熔絲或反熔絲永久記錄的。
9、 如權(quán)利要求1所述的存儲器陣列，其中所述存儲器陣列具有NAND結(jié)構(gòu)。
10、 如權(quán)利要求l所述的存儲器陣列，其中所述第一或第二列的個(gè)別單元含有兩個(gè)或兩個(gè)以上位的數(shù)據(jù)。
11、 如權(quán)利要求l所述的存儲器陣列，其中隨后在嘗試存取所述有缺陷單元 時(shí)，改為存取所述冗余單元。
12、 如權(quán)利要求ll所述的存儲器陣列，其中在嘗試存取所述有缺陷單元時(shí)， 將所述有缺陷單元的行及列兩者與缺陷映射進(jìn)行比較以確定所述有缺陷單元是 有缺陷的。
13、 如權(quán)利要求12所述的存儲器陣列，其中由連接到所述存儲器陣列的專用狀態(tài)機(jī)將所述行及列與所述缺陷映射進(jìn)行比較。
14、 如權(quán)利要求12所述的存儲器陣列，其中由也執(zhí)行其它存儲器管理功能 的控制器將所述行及列與所述缺陷映射進(jìn)行比較。
15、 一種在新存儲器芯片的初始化程序期間測試并修復(fù)非易失性存儲器陣列 的方法，所述非易失性存儲器陣列具有一個(gè)或一個(gè)以上有缺陷單元及一個(gè)或一個(gè)以上冗余列的冗余單元，所述方法包括檢測所述存儲器陣列中的一個(gè)或一個(gè)以上有缺陷單元；及 個(gè)別地指派冗余列中的取代單元來取代第一列中的有缺陷單元，而不需要為所述第一列的無缺陷單元指派所述冗余列中的任何其它取代單元，所述有缺陷單元與所述取代單元通過字線連接。
16、 如權(quán)利要求15所述的方法，其進(jìn)一步包括通過將第二列中有缺陷單元 的數(shù)目與閾值數(shù)目進(jìn)行比較來確定所述第二列是有缺陷的，及指派整個(gè)額外冗余 列來取代所述第二列。
17、 如權(quán)利要求15所述的方法，其進(jìn)一步包括通過使熔絲或反熔絲發(fā)生永 久變化來記錄所述取代單元的所述指派。
18、 如權(quán)利要求15所述的方法，其進(jìn)一步包括在非易失性存儲器中記錄所 述取代單元的所述指派。
19、 一種取代非易失性NAND型快閃存儲器陣列中的一串存儲器單元的方 法， 一串NAND單元串聯(lián)連接在兩個(gè)選擇柵極之間，所述方法包括-確定第一列中的第一串存儲器單元為有缺陷串；及將所述第一串存儲器單元映射到冗余列中的第二串存儲器單元，而不需要將所述第一列的其它串映射到所述冗余列。
20、 如權(quán)利要求19所述的方法，其中因?yàn)樗龅谝淮鎯ζ鲉卧兄辽?一個(gè)有缺陷單元而將其確定為有缺陷串。
21、 如權(quán)利要求19所述的方法，其中因?yàn)樗龅谝淮鎯ζ鲉卧獌H含有有缺陷單元而將其確定為有缺陷串。
22、 如權(quán)利要求19所述的方法，其中所述第一串與所述第二串兩者位于同 一塊中。
23、 如權(quán)利要求19所述的方法，其中所述第一串與所述第二串共享共用字線。
全文摘要
一種允許在具有冗余列的存儲器陣列中將有缺陷單元個(gè)別地重新映射到冗余列中的冗余單元的方案。一個(gè)冗余列中的冗余單元取代多個(gè)非冗余列中的有缺陷單元。將重新映射作為初始測試及配置的一部分來完成。可將特定硬件用于所述方案或存儲器控制器中的固件可實(shí)施所述方案。
文檔編號G11C29/00GK101331554SQ200680046747
公開日2008年12月24日 申請日期2006年11月1日 優(yōu)先權(quán)日2005年11月8日
發(fā)明者凱文·M·康利, 約拉姆·錫達(dá) 申請人:桑迪士克股份有限公司