專利名稱：存儲裝置、非易失性存儲裝置以及微處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路設(shè)計，特別是有關(guān)于一種具有不同型態(tài)的存儲單元陣列的非易失性存儲裝置。
背景技術(shù)：
快閃存儲體(flash memory)是目前市面上最普遍的其中一種易失性(volatile)存儲裝置?？扉W存儲體是提供電子裝置(例如計算機、數(shù)字攝影機，以及其他可攜式裝置)簡單且快速的永久性數(shù)據(jù)儲存能力?？扉W存儲體被視為一種固態(tài)裝置(solid state device)，亦即不同于硬盤，快閃存儲體的內(nèi)容包括不可移動的部分。由于不具有可移動的部分，因此快閃存儲體比硬盤具有更快速且更可靠的數(shù)據(jù)儲存。因此，快閃存儲體被視為其中一種在未來用以取代硬盤的大量數(shù)據(jù)(mass data)儲存裝置。
以快閃存儲體作為大量數(shù)據(jù)儲存裝置的一個技術(shù)上的挑戰(zhàn)是為快閃存儲體必須持續(xù)(endure)許多程序周期(program cycle)而不能失去作用。傳統(tǒng)的快閃存儲體單元包括設(shè)置于柵極氧化層的溝道區(qū)域(channel region)上的浮動柵(floating gate)。當程序運作時，電子是注射(inject)穿透柵極氧化層并且嵌入浮動柵中，以執(zhí)行具有預定位值的存儲單元。經(jīng)過許多程序周期后，電子注入可能會造成柵極氧化層失去作用。
為了持續(xù)更久的程序周期，因而開發(fā)高持久(high endurance)快閃存儲體。用于這類快閃存儲體的高持久存儲單元通常具有較大的容量。例如，需要額外的元件(例如電荷泵(charge pump))以供應程序運作時所需要的電位。在實際應用中，會將許多反向存儲單元加入快閃存儲體中，以于高持久存儲單元失去作用時，用來取代高持久存儲單元。高持久快閃存儲體具有一些缺點。
高持久快閃存儲體在某些情況下具有令人滿意的效果，然而并非在所有的情況皆為如此。例如，存儲裝置中的許多碼(code)并不需要時常的更新，只有一些數(shù)據(jù)需要時常更新。將這些碼儲存于存儲裝置中為較有成本效益(cost efficiency)，例如將這些碼儲存于傳統(tǒng)只讀存儲體較儲存于高持久快閃存儲體中更具成本效益。將這些碼與數(shù)據(jù)皆儲存于高持久快閃存儲體是非常浪費且不具成本效益的。
因此，需要設(shè)計一種具有高持久存儲單元以及傳統(tǒng)存儲單元的存儲裝置，用以分別儲存時常更新的數(shù)據(jù)以及不常更新的碼，以改善成本效益。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種存儲裝置，包括第一存儲單元陣列、第二存儲單元陣列以及第三存儲單元陣列。第一存儲單元陣列是用以儲存至少一碼。第二存儲單元陣列是用以儲存較碼為更常更新的至少一數(shù)據(jù)。第三存儲單元陣列是用以儲存多個地址映射信息，地址映射信息是用以指出第二存儲單元陣列中存儲單元所對應的位置的信息。第二存儲單元陣列大體較第一存儲單元陣列可持續(xù)更多的程序周期。
本發(fā)明所述的存儲裝置，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
本發(fā)明所述的存儲裝置，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
本發(fā)明所述的存儲裝置，位于上述第二存儲單元陣列的存儲單元是比上述第一存儲單元陣列的存儲單元占用更多的面積。
本發(fā)明所述的存儲裝置，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
再者，本發(fā)明提供一種非易失性存儲裝置，包括第一存儲單元陣列、第二存儲單元陣列以及第三存儲單元陣列。第一存儲單元陣列是用以儲存至少一碼。第二存儲單元陣列是用以儲存較碼為更常更新的數(shù)據(jù)，且第二存儲單元陣列大體比第一存儲單元陣列可持續(xù)更多個程序周期。第三存儲單元陣列是用以儲存多個地址映射信息，地址映射信息是用以指出第二存儲單元陣列中存儲單元所對應的位置信息。第二存儲單元陣列的存儲單元是比第一存儲單元陣列的存儲單元占用更多的面積。
本發(fā)明所述的非易失性存儲裝置，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
本發(fā)明所述的非易失性存儲裝置，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
本發(fā)明所述的非易失性存儲裝置，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
再者，本發(fā)明提供一種微處理系統(tǒng)，包括控制器、非易失性存儲裝置、易失性存儲裝置以及比較器?？刂破魇怯靡暂敵鰧谶壿嫷刂返臄?shù)據(jù)。非易失性存儲裝置，具有用以儲存碼的第一存儲單元陣列，用以儲存較碼為更常更新的數(shù)據(jù)的第二存儲單元陣列，以及用以儲存地址映射信息的第三存儲單元陣列，其中地址映射信息是用以指出第二存儲單元陣列中的存儲單元所對應的物理位置。耦接至非易失性存儲裝置的易失性存儲裝置是用以暫時儲存擷取自第三存儲單元陣列的地址映射信息。耦接于控制器、易失性存儲裝置以及非易失性存儲裝置之間的比較器是用以根據(jù)來自易失性存儲裝置的地址映射信息，將擷取自控制器的數(shù)據(jù)儲存至第二存儲單元陣列。第二存儲單元陣列是大體較第一存儲單元陣列可持續(xù)更多的程序周期。
本發(fā)明所述的微處理系統(tǒng)，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
本發(fā)明所述的微處理系統(tǒng)，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
本發(fā)明所述的微處理系統(tǒng)，上述第二存儲單元陣列的存儲單元是比上述第一存儲單元陣列的存儲單元占用更多的面積。
本發(fā)明所述的微處理系統(tǒng)，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
本發(fā)明將高持久存儲單元與一般存儲單元結(jié)合可將非易失性存儲裝置的使用面積以及成本最佳化。


圖1A是顯示根據(jù)本發(fā)明一實施例所述的被分割為數(shù)個具有不同型態(tài)的存儲單元的存儲單元陣列的存儲裝置。
圖1B是顯示根據(jù)本發(fā)明另一實施例所述的使用圖1A的存儲裝置的微處理系統(tǒng)的示意圖。
具體實施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明如下圖1A是顯示根據(jù)本發(fā)明實施例所述的非易失性存儲裝置100，非易失性存儲裝置100是劃分為數(shù)個具有不同型態(tài)的存儲單元的存儲單元陣列。根據(jù)本發(fā)明實施例所述的存儲裝置100是分割為三種不同的存儲單元陣列，分別為碼儲存陣列102、數(shù)據(jù)儲存陣列104以及地址映射(address mapping)信息陣列106。碼儲存陣列102是用以儲存不常更新的碼，而數(shù)據(jù)儲存陣列104是用以儲存較常更新的數(shù)據(jù)。地址映射信息陣列106是用以儲存地址映射信息，地址映射信息包括在數(shù)據(jù)儲存陣列104中存儲單元的物理位置(physical location)。
數(shù)據(jù)儲存陣列104是由高持久存儲單元構(gòu)成，用以儲存較常更新的數(shù)據(jù)；而碼儲存陣列102是由一般的存儲單元構(gòu)成，用以儲存不常更新的碼。因此，數(shù)據(jù)儲存陣列104比碼儲存陣列102可承受更多的程序周期。根據(jù)本發(fā)明實施例，數(shù)據(jù)儲存陣列104至少可承受100K個程序周期，而碼儲存陣列102只能承受至少1K個程序周期。
碼儲存陣列102中的存儲單元是為一般的單晶體管非易失性存儲單元(one-transistor non-volatile memory cell)。由于這些單晶體管存儲單元并非針對高持久的特性而設(shè)計，因此需要一塊小面積來設(shè)置這些單晶體管存儲單元。因此，對于碼儲存陣列102而言，單晶體管存儲單元是理想的，然而對于數(shù)據(jù)儲存陣列104而言并非如此。在數(shù)據(jù)儲存陣列104中的高持久單元是為一般雙晶體管快閃存儲單元，用以承受更多的程序周期。因此，對于數(shù)據(jù)儲存陣列104而言，雙晶體管快閃存儲單元是理想的，然而對于碼儲存陣列102而言并非如此。
由于雙晶體管存儲單元的面積較單晶體管存儲單元為大，因此需要更多的硅面積(silicon area)來設(shè)置這些雙晶體管存儲單元?；诖死碛?，限制高持久存儲單元實作的數(shù)量是重要的，以節(jié)省硅面積。根據(jù)本發(fā)明許多實施例，儲存于存儲裝置中的信息不只包括數(shù)據(jù)，更包括碼。因此，數(shù)據(jù)儲存陣列104與碼儲存陣列102的容量是期望被調(diào)整至符合數(shù)據(jù)與碼的數(shù)量。
數(shù)據(jù)儲存陣列104與碼儲存陣列102的尺寸是根據(jù)實際需求而決定。因此，非易失性存儲裝置100可更有效的運用布局區(qū)域。雖然本實施例只提出數(shù)據(jù)儲存陣列104與碼儲存陣列102，可以了解的是，在不脫離本發(fā)明的精神和范圍內(nèi)，存儲裝置100可被分割為更多不同持久等級的存儲單元陣列。
為了讓計算機裝置設(shè)置于存儲裝置100中不同的存儲單元陣列，因此需要地址映射信息陣列106以提供數(shù)據(jù)儲存陣列104中存儲單元的地址的信息至計算機。地址映射信息陣列106中的存儲單元是為一般的單晶體管非易失性存儲單元。圖1B是詳加描述計算機裝置與非易失性存儲裝置100之間的互動關(guān)系。
圖1B是顯示根據(jù)本發(fā)明另一實施例所述的使用圖1A的非易失性存儲裝置100的微處理系統(tǒng)108。裝置110是用來與非易失性存儲裝置100互動，裝置110包括控制器112、比較器114以及易失性存儲裝置116(例如隨機存取存儲體(random-access memory，RAM))?？刂破?12是用以輸出對應于邏輯地址的數(shù)據(jù)。易失性存儲裝置116是耦接至非易失性存儲裝置100，用以暫時儲存由地址映射信息陣列106所擷取的地址映射信息。地址映射信息是為數(shù)據(jù)儲存陣列104中存儲單元的物理位置。比較器114是耦接于控制器112、易失性存儲裝置116以及非易失性存儲裝置100之間，用以根據(jù)來自易失性存儲裝置116的地址映射信息，將來自控制器112的數(shù)據(jù)儲存至數(shù)據(jù)儲存陣列104中對應的位置。
在操作過程中，儲存于地址映射信息陣列106中的信息是于裝置110電力開啟(power up)后，下載至易失性存儲裝置116中。讀取或?qū)懭氪鎯﹃嚵械男蛻B(tài)是由控制器112來決定。例如，當裝置110需要數(shù)據(jù)儲存陣列104中的數(shù)據(jù)時，比較器114會將控制器112的輸出與暫時儲存于易失性存儲裝置116中的地址映射信息作比較，以找出存儲單元在數(shù)據(jù)儲存陣列104中的位置。當存儲裝置100需要碼儲存陣列102中不常更新的碼時，比較器114會將控制器112的輸出與暫時儲存于易失性存儲裝置116中的地址映射信息作比較，以找出存儲單元在碼儲存陣列102中的位置。
根據(jù)本發(fā)明實施例，數(shù)據(jù)儲存陣列104是由高持久快閃存儲單元所構(gòu)成，而碼儲存陣列102是由一般的快閃存儲單元所構(gòu)成。一般的快閃存儲單元比起高持久快閃存儲單元是占用較少的硅面積。高持久快閃存儲單元可透過使用地址映射信息陣列106中的信息而啟動(called upon)。將高持久存儲單元與一般存儲單元結(jié)合可將非易失性存儲裝置100的使用面積以及成本最佳化，非易失性存儲裝置100是用以儲存較常更新的數(shù)據(jù)以及較少更新的碼。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。
附圖中符號的簡單說明如下100非易失性存儲裝置102碼儲存陣列104數(shù)據(jù)儲存陣列106地址映射信息陣列108微處理系統(tǒng)110裝置112控制器114比較器116易失性存儲裝置。
權(quán)利要求
1.一種存儲裝置，其特征在于，所述存儲裝置包括一第一存儲單元陣列，用以儲存至少一碼；一第二存儲單元陣列，用以儲存至少一數(shù)據(jù)，上述數(shù)據(jù)是較上述碼為更常更新；以及一第三存儲單元陣列，用以儲存多個地址映射信息，上述地址映射信息是用以指出上述第二存儲單元陣列中至少一存儲單元所對應的至少一位置的信息；其中上述第二存儲單元陣列較上述第一存儲單元陣列可持續(xù)更多的程序周期。
2.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
3.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
4.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，位于上述第二存儲單元陣列的存儲單元是比上述第一存儲單元陣列的存儲單元占用更多的面積。
5.根據(jù)權(quán)利要求1所述的存儲裝置，其特征在于，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
6.一種非易失性存儲裝置，其特征在于，所述非易失性存儲裝置包括一第一存儲單元陣列，用以儲存至少一碼；一第二存儲單元陣列，用以儲存至少一數(shù)據(jù)，上述數(shù)據(jù)是較上述碼為更常更新，且上述第二存儲單元陣列比上述第一存儲單元陣列可持續(xù)更多個程序周期；以及一第三存儲單元陣列，用以儲存多個地址映射信息，上述地址映射信息是用以指出上述第二存儲單元陣列中至少一存儲單元所對應的至少一位置的信息；其中上述第二存儲單元陣列的存儲單元是比上述第一存儲單元陣列的存儲單元占用更多的面積。
7.根據(jù)權(quán)利要求6所述的非易失性存儲裝置，其特征在于，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
8.根據(jù)權(quán)利要求6所述的非易失性存儲裝置，其特征在于，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
9.根據(jù)權(quán)利要求6所述的非易失性存儲裝置，其特征在于，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
10.一種微處理系統(tǒng)，其特征在于，所述微處理系統(tǒng)包括一控制器，用以輸出對應于至少一邏輯地址的至少一數(shù)據(jù)；一非易失性存儲裝置，具有用以儲存至少一碼的一第一存儲單元陣列，用以儲存較上述碼為更常更新的上述數(shù)據(jù)的一第二存儲單元陣列，以及用以儲存多個地址映射信息的一第三存儲單元陣列，其中上述地址映射信息是用以指出上述第二存儲單元陣列中的至少一存儲單元所對應的至少一物理位置；一易失性存儲裝置，耦接至上述非易失性存儲裝置，用以暫時儲存擷取自上述第三存儲單元陣列的地址映射信息；以及一比較器，耦接于上述控制器、易失性存儲裝置以及非易失性存儲裝置之間，用以根據(jù)來自上述易失性存儲裝置的上述地址映射信息，將擷取自上述控制器的數(shù)據(jù)儲存至上述第二存儲單元陣列；其中上述第二存儲單元陣列是較上述第一存儲單元陣列可持續(xù)更多的程序周期。
11.根據(jù)權(quán)利要求10所述的微處理系統(tǒng)，其特征在于，上述第一存儲單元陣列可持續(xù)至少1K個程序周期。
12.根據(jù)權(quán)利要求10所述的微處理系統(tǒng)，其特征在于，上述第二存儲單元陣列可持續(xù)至少100K個程序周期。
13.根據(jù)權(quán)利要求10所述的微處理系統(tǒng)，其特征在于，上述第二存儲單元陣列的存儲單元是比上述第一存儲單元陣列的存儲單元占用更多的面積。
14.根據(jù)權(quán)利要求10所述的微處理系統(tǒng)，其特征在于，上述第一存儲單元陣列的存儲單元是為單晶體管存儲單元，其中上述第二存儲單元陣列的存儲單元是為雙晶體管存儲單元，且其中上述第三存儲單元陣列的存儲單元是為單晶體管存儲單元。
全文摘要
本發(fā)明提供一種存儲裝置、非易失性存儲裝置以及微處理系統(tǒng)。所述存儲裝置，包括第一存儲單元陣列、第二存儲單元陣列以及第三存儲單元陣列。第一存儲單元陣列是用以儲存至少一碼。第二存儲單元陣列是用以儲存較碼為更常更新的至少一數(shù)據(jù)。第三存儲單元陣列是用以儲存多個地址映射信息，地址映射信息是用以指出第二存儲單元陣列中存儲單元所對應的位置的信息。第二存儲單元陣列大體較第一存儲單元陣列可持續(xù)更多的程序周期。本發(fā)明將高持久存儲單元與一般存儲單元結(jié)合可將非易失性存儲裝置的使用面積以及成本最佳化。
文檔編號G11C11/56GK1913039SQ20061010437
公開日2007年2月14日 申請日期2006年8月10日 優(yōu)先權(quán)日2005年8月10日
發(fā)明者池育德, 王清煌 申請人:臺灣積體電路制造股份有限公司