專利名稱：存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶可編程(プログラム)的阻抗元件的(相變)存儲器。
背景技術(shù)：
作為帶可編程的阻抗元件的存儲器的一個例子，相變存儲器是利用了通過對例如氧族元素化合物系列的材料(Ge，Sb，Te)進行加熱而使其成為非結(jié)晶狀態(tài)(高阻抗)/結(jié)晶狀態(tài)(低阻抗)的性質(zhì)的非易失性存儲器。一般是通過由電流產(chǎn)生的焦耳熱和施加時間，使其在高阻抗(Reset)/低阻抗(Set)狀態(tài)進行變化。
在相變存儲器中，寫入時間需要數(shù)10～100ns的程度的時間。還有，反復寫入次數(shù)為1012次的程度，與FLASH存儲器(可電編程、刪除的非易失性存儲器)是同程度的，與DRAM(動態(tài)隨機存取存儲器)相比，低4位的程度。
并且，相變存儲器多次反復讀出·寫入，就會有元件特性惡化，存儲數(shù)據(jù)受到破壞的可能性。
作為提高上述帶可編程的阻抗元件的存儲器的干擾、保持特性的方法，專利文獻1(US6646902B2)及專利文獻2(US6560155B1)等提出了幾個建議。參照圖11簡單地說明專利文獻1(US6646902B2)披露的例子。作為本案所采用的可編程的阻抗元件，取為在上部電極1101和下部電極1102之間夾著例如含銀(Ag)的固體電介質(zhì)1103的構(gòu)造。在電極間給予電位的話，電離了的Ag+離子就與電子結(jié)合，成為Ag金屬而析出，連接上部電極1101和下部電極1102而將其置于低阻抗狀態(tài)，還有，在電極1101、1102間給予相反電位的話，就會使析出了的Ag金屬消失，作成高阻抗狀態(tài)，采用這種方法，就能使電極間的阻抗可變。
根據(jù)圖11的構(gòu)成，可保持該編程狀態(tài)的時間是小時或日單位的程度，與DRAM相比，雖然保持時間長，但是與FLASH存儲器等一般的非易失性存儲器相比，保持性差。因此，提出了相對于編程時的電壓V1，給予不造成干擾的程度的電壓V2(V1的約35％～60％)來實現(xiàn)保持特性的提高的建議。
還有，在專利文獻2(US6560155B1)中，提出了為實現(xiàn)使用與專利文獻1(US6646902B2)所示的東西同樣的存儲器單元的DRAM接口互換的存儲器的提供而進行刷新動作的建議。
上述帶可編程的阻抗元件的存儲器單元的保持特性比DRAM出色，因而提出了用延遲電路使DRAM的內(nèi)部刷新定時延遲，定期施加電壓，從而實現(xiàn)保持特性的提高，并且實現(xiàn)刷新電流·功率的削減的建議。
相變元件是非易失性存儲器元件，不過，由于讀出干擾，在相變元件上施加電壓·電流，就會引起相變元件的阻抗的變化，使保持特性和讀出余量(マ一ジン)惡化。
還有，同樣，在寫入時，由于同樣的干擾，在相變元件上施加電壓·電流，其阻抗值的變化就會隨時間而惡化，這是公知的(圖9)。圖9是表示寫入·讀出中的相變元件的阻抗值的變化的圖，橫軸是讀出/寫入次數(shù)，縱軸是相變元件的Set/Reset的阻抗值。
專利文獻1美國專利說明書第6646902號(US6646902B2)專利文獻2美國專利說明書第6560155號(US6560155B1)

發(fā)明內(nèi)容
對于用相變元件來實現(xiàn)DRAM接口互換的存儲器產(chǎn)品，存在以下課題。
1)反復寫入次數(shù)為1012次的程度，與FLASH是同程度的，與DRAM相比，低4位的程度。多次反復讀出·寫入，就會產(chǎn)生元件特性的惡化，存儲數(shù)據(jù)就會受到破壞(參照上述圖9)。
2)在對同一數(shù)據(jù)反復在同一單元中進行了寫入的場合，例如，低阻抗狀態(tài)更深地成為低阻抗狀態(tài)，盡管向高阻抗狀態(tài)進行了寫入，也不會徹底成為高阻抗，等等，這樣的問題就會產(chǎn)生(參照圖9)。圖10是表示寫入·讀出中的現(xiàn)有相變元件的阻抗值的變化·分布的圖，表示初期Reset阻抗分布(RReset)和n次改寫后的Reset阻抗分布(RReset′)、初期Set阻抗分布(RSset)和n次改寫后的Set阻抗分布(RSet′)。
可以認為，在對數(shù)據(jù)進行上寫(上書き)的場合，由于其元件的特性，就會產(chǎn)生狀態(tài)的變化，阻抗就會變動，因而存儲器單元間的阻抗偏差就會變大，對特性造成大的影響(參照圖9，圖10)等，單純反復讀出/寫入的話，由于相變元件的上述特性，就會引起保持特性的惡化，就不完成作為存儲器元件的功能，這是存在的問題點。
因而，本發(fā)明是鑒于上述問題點而提出的，其目的在于提供一種實現(xiàn)相變元件的保持特性的改善的存儲器裝置。
本申請披露的發(fā)明，為了解決上述問題點，大致具有以下構(gòu)成。
本發(fā)明的相變存儲器，利用屬于DRAM接口互換的存儲器這一點，設(shè)置了被給予與讀出·寫入次數(shù)對應的應力(ストレス)的基準單元，檢出該基準單元的相變元件的阻抗值的變化，在阻抗值變?yōu)轭A先設(shè)定了的基準值及以上的場合(低阻抗化)，對內(nèi)部電路要求刷新動作，一次刷新存儲器單元和基準單元。根據(jù)這樣的構(gòu)成，補正相變元件的編程阻抗的偏差，在確保余量的同時，實現(xiàn)保持特性的改善。
本發(fā)明的一個方面(側(cè)面)所涉及的裝置，在比特線和字線的交叉部，具有包括可編程的阻抗元件的存儲器單元，具有進行控制，使得按照上述存儲器單元的阻抗值的變化來進行上述存儲器單元的刷新動作的控制電路。
在本發(fā)明的存儲器裝置中，也可以構(gòu)成為，檢出被給予與讀出·寫入次數(shù)對應的應力的假單元的相變元件的阻抗值的變化，在阻抗值變?yōu)樯鲜黾賳卧南嘧冊活A先設(shè)定了的基準值及以上時，對內(nèi)部電路提出刷新要求，根據(jù)上述刷新要求，刷新存儲器單元和假單元。
本發(fā)明的存儲器裝置，在另一方面也可以構(gòu)成為，對具有相變元件的存儲器單元的讀出次數(shù)進行計數(shù)，對讀出次數(shù)進行監(jiān)視，在其達到了規(guī)定次數(shù)時，向內(nèi)部電路提出刷新要求。
本發(fā)明的存儲器裝置，在又另一方面也可以構(gòu)成為，對與具有相變元件的存儲器的第1狀態(tài)和第2狀態(tài)分別對應的第1、第2基準電流和流過上述存儲器單元的電流進行比較，在流過上述存儲器單元的電流中產(chǎn)生了希望的偏差時，對內(nèi)部電路要求刷新，根據(jù)刷新要求，對存儲器單元進行刷新。
本發(fā)明的一個方面(側(cè)面)所涉及的存儲器裝置的刷新方法，包括檢出被給予與讀出·寫入次數(shù)對應的應力的假單元的相變元件的阻抗值的變化的工序；在阻抗值變?yōu)樯鲜黾賳卧南嘧冊活A先設(shè)定了的基準值及以上的場合(低阻抗化)，對內(nèi)部電路提出刷新要求的工序；以及根據(jù)上述刷新要求，對存儲器單元和假單元進行刷新的工序。
本發(fā)明所涉及的存儲器裝置的刷新方法，其特征在于，包括對具有相變元件的存儲器單元的讀出次數(shù)進行計數(shù)的工序；以及對讀出次數(shù)進行監(jiān)視，在其達到了規(guī)定次數(shù)時，對內(nèi)部電路提出刷新要求的工序。
在本發(fā)明所涉及的方法中，其特征在于，具有刷新時，保持從上述存儲器單元被讀出了的數(shù)據(jù)的數(shù)據(jù)寄存器；以及刷新時比較·檢出上述存儲器單元的數(shù)據(jù)的寫入狀態(tài)的校驗放大器，包括刷新時，讀出上述存儲器單元的數(shù)據(jù)，向上述數(shù)據(jù)寄存器一次轉(zhuǎn)送了數(shù)據(jù)以后，參照上述數(shù)據(jù)寄存器的值，僅第1狀態(tài)的單元進行第2狀態(tài)的寫入的工序；在比較·檢出上述存儲器單元的數(shù)據(jù)的寫入狀態(tài)的校驗放大器中置位第1狀態(tài)數(shù)據(jù)，一邊進行校驗讀出一邊進行第1狀態(tài)的寫入，進行與希望阻抗的電流比較，對于達到了希望阻抗的單元，中止寫入，對于此外的單元，進行追加寫入的工序；以及其次，在再寫入中，參照上述數(shù)據(jù)寄存器的值，僅第2狀態(tài)的單元進行第2狀態(tài)的寫入的工序。
本發(fā)明所涉及的存儲器裝置的刷新方法，其特征在于，包括對與具有相變元件的存儲器的第1狀態(tài)和第2狀態(tài)分別對應的第1、第2基準電流和流過上述存儲器單元的電流進行比較的工序；在流過上述存儲器單元的電流中希望的偏差產(chǎn)生了的場合，對內(nèi)部電路提出刷新要求的工序；以及根據(jù)上述刷新要求，對存儲器單元進行刷新的工序。
在本發(fā)明中，包括讀出第1、第2狀態(tài)的單元的工序；如果是上述第2狀態(tài)的單元，就進行上述第2狀態(tài)的上寫，被上寫了的第2狀態(tài)的單元在寫入到第1狀態(tài)之后，再次回寫到通常電流·電壓的第2狀態(tài)的工序；以及如果是上述第1狀態(tài)的單元，就在置于上述第2狀態(tài)之后，再次向第1狀態(tài)進行回寫的工序。
根據(jù)本發(fā)明，能補正相變元件的編程阻抗值的偏差，在確保余量的同時，實現(xiàn)保持特性的改善。


圖1是表示本發(fā)明的一實施方式的構(gòu)成的圖。
圖2是表示本發(fā)明的一實施方式的存儲器單元和假單元的電路構(gòu)成的圖。
圖3是表示本發(fā)明的一實施方式的Set阻抗監(jiān)視器器用的比較電路的電路構(gòu)成的圖。
圖4是表示本發(fā)明的一實施方式的Reset阻抗監(jiān)視器用比較電路的電路構(gòu)成的圖。
圖5是表示本發(fā)明的一實施方式的Verify用放大器的電路構(gòu)成的圖。
圖6是表示本發(fā)明的一實施方式的讀出放大器的電路構(gòu)成的圖。
圖7是表示本發(fā)明的一實施方式的Verify電流·讀出電流的比較的圖。
圖8(a)是表示本發(fā)明的一實施例中的元件阻抗值變化和刷新的關(guān)系的圖，(b)是表示(a)中的Set/Reset電流·Verify電流和施加脈沖的關(guān)系的圖。
圖9是表示寫入·讀出中的現(xiàn)有相變元件的阻抗值的變化的圖。
圖10是表示寫入·讀出中的現(xiàn)有相變元件的阻抗值的變化·分布的圖。
圖11是表示專利文獻1的存儲器單元電極構(gòu)造和施加電壓關(guān)系的圖。
圖12是表示本發(fā)明的第2實施方式的構(gòu)成的圖。
圖13是表示本發(fā)明的第3實施方式的構(gòu)成的圖。
圖14(a)是表示第2實施方式中的元件阻抗值變化和刷新的關(guān)系的圖，(b)是表示(a)中的Set/Reset電流施加脈沖的關(guān)系的圖。
具體實施例方式
對于本發(fā)明的實施方式進行說明。本發(fā)明的一實施方式的存儲器裝置具有設(shè)置了給予與相變存儲器讀出·寫入次數(shù)對應的應力的基準單元，檢出該基準單元的相變元件阻抗值的變化，在阻抗值變?yōu)樵O(shè)定了的基準值及以上的場合(低阻抗化)，向內(nèi)部電路要求刷新動作的裝置，從而實現(xiàn)數(shù)據(jù)保持特性的提高。
對于本發(fā)明的實施方式進行說明。圖1是表示本發(fā)明的實施方式的存儲器的構(gòu)成的圖。參照圖1，本發(fā)明的一實施方式所涉及的存儲器具有存儲器單元101；讀出放大在存儲器單元101中被寫入了的數(shù)據(jù)的讀出放大器102；用于在存儲器單元101中寫入數(shù)據(jù)的寫入放大器103；數(shù)據(jù)躲避用的數(shù)據(jù)寄存器105；比較·檢出刷新時存儲器單元的數(shù)據(jù)的寫入狀態(tài)的校驗(Verify)用放大器104；被編程了置位(Set)阻抗的Set假單元109；被編程了復位(Reset)阻抗的Reset假單元110；監(jiān)視Set假單元109的阻抗值的Set比較電路111；監(jiān)視Reset假單元110的阻抗值的Reset比較電路112；根據(jù)Set比較電路111和Reset比較電路112中的比較結(jié)果來判斷刷新要求的有無，向內(nèi)部提出刷新要求的刷新要求電路107；控制編程·校驗時的寫入·脈沖的寫入脈沖控制化電路106；以及用于對假單元在刷新動作時也同時進行寫入的假單元寫入放大器108。
圖2是表示存儲器單元部和假單元、讀出放大器和寫入放大器的電路構(gòu)成的圖。
參照圖2，多個存儲器單元101配置成X/Y的矩陣狀，在各存儲器單元晶體管的源極和Bit線之間具有示意地表示為阻抗元件的相變元件。
相變元件在施加高電壓(高電流)+短脈沖后，由于焦耳熱所涉及的發(fā)熱、急冷，相變元件就會非結(jié)晶化、高阻抗化(稱為「Reset」)。還有，采用比上述低的電流、長的脈沖，以某種程度的時間進行溫熱，相變元件就會結(jié)晶化、低阻抗化(稱為「Set」)。
這樣，使相變元件變?yōu)榉墙Y(jié)晶/結(jié)晶狀態(tài)，通過其阻抗值的變化來進行編程。
另一方面，Set假單元109、Reset假單元110在Set/Reset狀態(tài)下與存儲器單元同樣進行寫入。配置在存儲器單元區(qū)域，字線與存儲器單元共用，還有，在比特(Bit)線上，為施加在存儲器單元的選擇時施加的電流應力，具有圖3、圖4的偏置電路302、402。
與存儲器單元同樣，與被選擇了的字線相連的假單元成為選擇狀態(tài)，在讀出·寫入應力施加的同時，非選擇單元也會受到Bit線上附帶的電容的充放電所引起的微小的應力。把它們稱為選擇單元中的干擾·非選擇單元中的干擾。
圖3和圖4表示用于監(jiān)視假單元的阻抗值的比較電路的構(gòu)成。具體而言，圖3是表示用于監(jiān)視Set假單元的阻抗值的Set比較電路111的構(gòu)成，圖4是表示用于監(jiān)視Reset假單元的阻抗值的Reset比較電路112的構(gòu)成的圖。
此處，iSet和iReset分別由恒定電流源303、403來設(shè)定希望的電流值。例如，對于該恒定電流，具有設(shè)置在Set單元301中應該寫入的阻抗值，設(shè)置相變元件以外的阻抗元件，將其作為基準阻抗，通過偏置裝置來實現(xiàn)恒定電流源的裝置。
可以考慮使基準阻抗和寫入阻抗值(Set假單元，存儲器單元)相同，使偏置裝置也相同的情況。
在圖3中，在把成為iSet的電流作為基準電流的場合，與恒定電流源303相連的NMOS晶體管N10中也會流過成為基準電流iSet的電流。NMOS晶體管N10和N11構(gòu)成了電流鏡像電路，因此，NMOS晶體管N11中也會作為鏡像電流而流過電流iSet。
另一方面，由與Set假單元(SetCell)相連的偏置(Bias)電路302向Set假單元109供給電流，偏置電路302和PMOS晶體管P11構(gòu)成電流鏡像的話，該PMOS晶體管P11中就會流過iSetCell的電流(流過Set單元的電流)。
PMOS晶體管P11和NMOS晶體管N11是比率逆變器(レシオインバ一タ)，假定在iset＜iSetCell的場合(流過Set單元的電流iSetCell比基準電流iset大)，即，由于讀出或?qū)懭敫蓴_所造成的影響，Set假單元109的相變元件的阻抗值低于了希望阻抗值的場合，比較結(jié)果輸出CompiSet就成為HIGH電平。
還有，在iset＞iSetCell的場合(流過Set單元的電流iSetCell比基準電流iset小)，即，讀出或?qū)懭敫蓴_所造成的影響沒有使Set假單元109的相變元件的阻抗值低于希望阻抗值的場合，比較結(jié)果輸出CompiSet就成為LOW電平。
圖4的iReset監(jiān)視器也同樣進行檢出，·在iReset＜iResetCell的場合(流過Reset單元401的電流iResetCell比基準電流iReset大)，即Reset假單元110的相變元件的阻抗值低于了希望阻抗值的場合，比較結(jié)果輸出CompiReset成為HIGH電平，·在iReset＞iResetCell的場合(流過Reset單元的電流iResetCell比基準電流iReset小)，即Reset假單元110的相變元件的阻抗值的變化少的場合，比較結(jié)果輸出CompiReset成為LOW電平。
取圖1的Set比較電路111的輸出(CompiSet)、Reset比較電路112的輸出(CompiReset)的或(OR)，在檢出了對某方產(chǎn)生了偏差的場合，刷新要求電路107就變?yōu)榧せ畹模騼?nèi)部電路(刷新控制電路)提出刷新要求。
另外，在比較電路111、112中，是把偏置裝置和基準阻抗值與寫入阻抗值看作1對1的情況，不過，因為成為了電流鏡像構(gòu)成，所以適當?shù)卦O(shè)定構(gòu)成電流鏡像的MOS晶體管的W/L(溝道寬/溝道長)比，就能適當選擇電流比。因此，可確保也考慮了偏差在內(nèi)的余量，按最佳值進行設(shè)定。
圖5是表示圖1的校驗(Verify)用放大器104的電路構(gòu)成的圖。圖6是表示讀出放大器102的電路構(gòu)成的圖。把恒定電流源503、603的電流值iVerify、iSense設(shè)為iVerify＞iSense，分為Verify和通常讀出時來使用。
對存儲器單元和假單元的寫入阻抗值設(shè)為與由iVerify給予的基準電流相同，如圖7所示，在讀出(讀出時)的場合，也考慮偏差在內(nèi)，iSense可以采用例如iVerify的1/2的程度的余量。還有，因為圖5、圖6的電路成為了電流鏡像構(gòu)成，所以也可以通過晶體管尺寸來變更為最佳比率。
其次，作為本發(fā)明的一實施例，對于刷新動作的方式的一個例子進行說明。
此處，定義Set單元為數(shù)據(jù)的1，Reset單元為數(shù)據(jù)的0。
1)把刷新單位的存儲器單元數(shù)據(jù)設(shè)定在數(shù)據(jù)寄存器105中，把Verify放大器104的數(shù)據(jù)復位后，置位為1。
2)把刷新單位單元全部置于Set狀態(tài)2)-1僅把Set單元一次置于Reset狀態(tài)。
2)-2以多級寫入使Reset單元匹配(合わせこむ)為Set電平。
作為該匹配方法，把Reset單元分成數(shù)次，以多級進行與Set寫入·Verify放大器的比較，反復執(zhí)行，直到成為通過(Pass)，以Pass完成Set。
以上述動作，一次把單元整合(揃える)為基準電流+α(考慮動作余量)的Set狀態(tài)的阻抗值。
3)把數(shù)據(jù)寄存器105的值轉(zhuǎn)送到Verify用放大器104，僅Reset單元執(zhí)行Reset。
4)如果讀出·校驗(Verify)的結(jié)果OK，就結(jié)束。
另外，在本實施例中，對于假單元(Set假單元，Reset假單元)也同樣進行寫入。
圖8是表示進行了依照本發(fā)明的一實施例的一連串動作時的Set/Reset單元的阻抗值的變化的圖。圖8(a)示意地表示存儲器單元和假單元的編程阻抗值的變化，圖8(b)示意地表示寫入時的電流和脈沖寬度。
在初期寫入狀態(tài)下，相變元件的阻抗值被編程為RReset/Rset。在通常存取狀態(tài)下，反復進行寫入/讀出。
以iSet電流、長的脈沖反復進行Set狀態(tài)的寫入(SW)的話，Rset就會下降，成為RSet′的狀態(tài)。
其次，在同一存儲器單元中，對于Reset寫入(RW)，即使以成為iReset的電流、短的脈沖進行寫入，阻抗值也不返回RReset，而是被復位為低的阻抗值RReset′。
此時，假單元也會受到同樣的應力，如果在比較電路111、112中，檢出了Set阻抗值或Reset阻抗值的降低，刷新要求電路107就發(fā)出刷新要求。
此處，進入刷新動作，一次讀出存儲器單元的數(shù)據(jù)，向數(shù)據(jù)寄存器105一次轉(zhuǎn)送數(shù)據(jù)。
然后，參照數(shù)據(jù)寄存器105的值，僅Set狀態(tài)的單元進行Reset寫入。
此處，未被給予應力的Reset單元的阻抗值成為RReset，被給予了應力的元件的阻抗值成為RReset′。
其次，進行Verify寫入(VW)。在Verify用放大器104中置位1的數(shù)據(jù)，以成為iSet＞iVerify的電流，一邊進行Verify讀出一邊進行多次Set寫入。此處，減小電流值是因為考慮到通過控制從非結(jié)晶狀態(tài)向結(jié)晶化發(fā)展的速度，就能獲得抑制阻抗值的偏差的效果。
由Verify用放大器104進行與希望阻抗值的電流比較，對于達到了希望阻抗值的單元，中止寫入，對于此外的單元，進行追加寫入。這樣，即使Reset阻抗值產(chǎn)生偏差，也能把Set單元的阻抗值整合為RSet單元。
在該例中，說明了有關(guān)使Set電流值下降的方法，不過，也可以通過Set脈沖的寬度·施加時間的控制來進行控制。
其次，在再寫入中，可以參照數(shù)據(jù)寄存器的值，僅Reset單元進行Reset，把阻抗值整合為RReset。
在上述例子中，對于在Set側(cè)一次進行匹配，進行Reset的再寫入的情況進行了說明，不過，施加高電壓·高電流，進行在Reset側(cè)的匹配，執(zhí)行對Set的再寫入，也可以獲得與上述同樣的作用效果。
根據(jù)本實施例，利用屬于DRAM接口互換的存儲器這一點，設(shè)置給予與讀出·寫入次數(shù)對應的應力的基準單元，設(shè)置檢出該基準單元的相變元件阻抗值的變化，在阻抗值變?yōu)樵O(shè)定了的基準值及以上的場合(低阻抗值化)，向內(nèi)部電路要求刷新動作的裝置，或者對讀出次數(shù)進行計數(shù)，按照希望次數(shù)向內(nèi)部電路要求刷新動作的裝置，或者檢出基準電流和流過存儲器單元的電流的差，在阻抗值變?yōu)橄Ｍ鶞始耙陨系膱龊?，向?nèi)部電路要求刷新動作的裝置，通過對存儲器單元和基準單元一次進行刷新，或者僅對存儲器單元進行刷新，就能補正相變元件的偏差，因而能補正相變元件的編程阻抗值的偏差，在確保余量的同時，實現(xiàn)保持特性的改善。
其次，參照圖紙來詳細說明本發(fā)明的第2實施方式。圖12是表示本發(fā)明的第2實施方式的構(gòu)成的圖。參照圖12，以指令輸入電路1213的指令輸入為起點，讀出讀出次數(shù)，由計數(shù)電路1214實施計數(shù)，在進行了規(guī)定次數(shù)的讀出的場合，同樣進行，提出刷新要求，進行存儲器單元的刷新，這樣也能獲得同樣的效果。
圖13是表示本發(fā)明的第3實施方式的構(gòu)成的圖。本實施方式與上述第1實施方式不同，不設(shè)置假單元，在讀出動作中，對由基準電流源作成的Set基準電流電路1313、Reset基準電流電路1314、存儲器單元中流過的電流進行比較，在希望的偏差產(chǎn)生了的場合，向內(nèi)部要求刷新，在刷新期間進行上述刷新動作。
在上述實施例中說明了的刷新動作的例子是能對Reset/Set單元的阻抗精度很好地進行匹配的方法，不過，因為一邊進行Verify一邊執(zhí)行，所以很費處理時間。
圖14表示用于縮短處理時間的刷新方法的實施例。如圖14所示，在刷新動作的另一實施例中，刷新要求是根據(jù)上述第1、2、3實施方式的刷新判斷方法中的任意一個來判定的，1)進行Reset/Set單元的讀出。
2)如果是Reset單元，就給予比通常Reset動作時大的電流·電壓來進行Reset上寫，將其置于RReset+α的高阻抗狀態(tài)。
此處，流過成為iReset+α的電流，通過焦耳熱所涉及的發(fā)熱來融化結(jié)晶，將其置于更高阻抗的非結(jié)晶狀態(tài)。
3)被上寫了的Reset單元在寫入到Set狀態(tài)(低阻抗)之后，再次回寫(書き戻す)到通常電流·電壓的Reset。
4)如果是Set單元，就給予比通常Reset動作時大的電流·電壓，從而將其置于RReset+α的高阻抗狀態(tài)之后，再次向Set進行回寫。
一般是Reset時間＜Set時間，在上述刷新方法中，需要多次執(zhí)行Set動作，直到存儲器單元的狀態(tài)達到希望的Set電平。
在第2刷新方式中，以至少2次Reset動作和1次Set動作就能結(jié)束處理，因而以短時間的刷新成為可能，不過，與第1刷新方式相比，阻抗值的匹配精度多少差些。
不過，采用第2刷新方法，也能檢測來自希望的阻抗值的變動，進行阻抗值的補正，因而能實現(xiàn)作為問題的保持特性的提高。
在上述例子中，一次全部在Reset側(cè)進行了匹配，不過，對Set側(cè)進行匹配之后，通過大電流，按RReset匹配阻抗，然后，在Set側(cè)進行再寫入，也能獲得與上述同樣的作用效果。
以上就上述實施方式說明了本發(fā)明，不過，本發(fā)明不僅限于上述實施方式的構(gòu)成，當然還包括在本發(fā)明的范圍內(nèi)本領(lǐng)域技術(shù)人員能做的各種變形、修正。
權(quán)利要求
1.一種存儲器裝置，其特征在于，在比特線和字線的交叉部，具有包括可編程的阻抗元件的存儲器單元，具有進行控制，使得按照所述存儲器單元的阻抗值的變化來進行所述存儲器單元的刷新動作的控制電路。
2.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，所述存儲器單元具有在所述比特線和第1電源間按串聯(lián)方式連接的存儲器單元晶體管和所述可編程的阻抗元件，所述存儲器單元晶體管的控制端子連接于所述字線。
3.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，所述可編程的阻抗元件是相變材料。
4.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于具有具有可編程的阻抗元件的假單元；監(jiān)視所述假單元的狀態(tài)，檢出所述假單元的狀態(tài)的變化的比較電路；以及根據(jù)所述比較電路中的假單元的狀態(tài)的變化的檢出，輸出刷新要求的刷新要求電路。
5.根據(jù)權(quán)利要求4所述的存儲器裝置，其特征在于，所述假單元包括分別寫入了與數(shù)據(jù)的1和0對應的狀態(tài)的置位假單元和復位假單元。
6.根據(jù)權(quán)利要求4所述的存儲器裝置，其特征在于，所述比較電路對于所述假單元進行基準阻抗或恒定電流的比較。
7.根據(jù)權(quán)利要求4所述的存儲器裝置，其特征在于，所述假單元排列在存儲器單元區(qū)域中，由與所述存儲器單元相同的字線來選擇，進行假單元讀出。
8.根據(jù)權(quán)利要求7所述的存儲器裝置，其特征在于，所述假單元具有在假單元連接的比特線和第1電源間按串聯(lián)方式連接的存儲器單元晶體管和所述可編程的阻抗值單元，所述存儲器單元晶體管的控制端子連接于與存儲器單元共用的字線。
9.根據(jù)權(quán)利要求8所述的存儲器裝置，其特征在于，具有進行控制，使得對所述假單元連接的比特線施加在存儲器單元的選擇時所加的應力的偏置電路。
10.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，具有讀出放大所述存儲器單元中被寫入了的數(shù)據(jù)的讀出放大器；以及刷新時比較·檢出所述存儲器單元的數(shù)據(jù)的寫入狀態(tài)的校驗放大器，刷新時，由所述校驗放大器進行寫入判斷。
11.根據(jù)權(quán)利要求10所述的存儲器裝置，其特征在于，對于所述讀出放大器和所述校驗放大器，判斷用的基準電流互不相同，所述讀出放大器被置于確保了動作余量的設(shè)定。
12.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，具有刷新時，從刷新對象的存儲器單元被讀出了的數(shù)據(jù)被轉(zhuǎn)送到的，對其進行保持的數(shù)據(jù)寄存器。
13.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，參照所述數(shù)據(jù)寄存器的值，僅把2個狀態(tài)中的第1狀態(tài)的單元一次置于第2狀態(tài)。
14.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，具有刷新時，把全部成為了第2狀態(tài)的單元分階段地編程為所述第1狀態(tài)的寫入·脈沖控制電路。
15.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，如果全部單元成為所述第1狀態(tài)，就參照所述數(shù)據(jù)寄存器的值，僅把成為所述第2狀態(tài)的數(shù)據(jù)的單元置于第2狀態(tài)。
16.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，參照所述數(shù)據(jù)寄存器的值，僅把第2狀態(tài)的單元置于第1狀態(tài)。
17.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，參照所述數(shù)據(jù)寄存器的值，僅對第1狀態(tài)的單元一次進行上寫而將其置于所述第1狀態(tài)。
18.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，參照所述數(shù)據(jù)寄存器的值，把第1狀態(tài)的單元全部置于第2狀態(tài)。
19.根據(jù)權(quán)利要求12所述的存儲器裝置，其特征在于，刷新時，參照所述數(shù)據(jù)寄存器的值，僅把成為第2狀態(tài)的數(shù)據(jù)的單元置于第2狀態(tài)。
20.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于具有對讀出次數(shù)進行計數(shù)的計數(shù)器；以及對讀出次數(shù)進行監(jiān)視，在其達到了規(guī)定次數(shù)時向內(nèi)部電路提出刷新要求的裝置。
21.根據(jù)權(quán)利要求1所述的存儲器裝置，其特征在于，具有對基準阻抗或恒定電流所涉及的基準電流和來自存儲器單元的讀出數(shù)據(jù)進行比較，檢出產(chǎn)生了希望的偏差這一點，向內(nèi)部電路提出刷新要求的裝置。
22.一種存儲器裝置，具有包括相變元件的多個存儲器單元，其特征在于，具有包括相變元件，被給予與讀出·寫入次數(shù)對應的應力的假單元；檢出所述假單元的相變元件的阻抗值的變化的電路；以及在阻抗值變?yōu)樗黾賳卧南嘧冊活A先設(shè)定了的基準值及以上的場合，提出刷新要求的刷新要求裝置，根據(jù)所述刷新要求，刷新存儲器單元和假單元。
23.一種存儲器裝置，具有包括相變元件的多個存儲器單元，其特征在于，具有對讀出次數(shù)進行計數(shù)的計數(shù)器；以及對讀出次數(shù)進行監(jiān)視，在其達到了規(guī)定次數(shù)的時，提出刷新要求的裝置。
24.根據(jù)權(quán)利要求22所述的存儲器裝置，其特征在于，具有刷新時，保持從所述存儲器單元被讀出了的數(shù)據(jù)的數(shù)據(jù)寄存器；以及刷新時比較·檢出所述存儲器單元的數(shù)據(jù)的寫入狀態(tài)的校驗放大器，刷新時，讀出所述存儲器單元的數(shù)據(jù)，向所述數(shù)據(jù)寄存器一次轉(zhuǎn)送了數(shù)據(jù)以后，參照所述數(shù)據(jù)寄存器的值，僅第1狀態(tài)的單元進行第2狀態(tài)的寫入，在所述校驗放大器中置位第1狀態(tài)數(shù)據(jù)，一邊進行校驗讀出一邊進行第1狀態(tài)的寫入，進行與希望阻抗的電流比較，對于達到了希望阻抗的單元，中止寫入，對于此外的單元，進行追加寫入，其次，在再寫入中，參照所述數(shù)據(jù)寄存器的值，僅第2狀態(tài)的單元進行第2狀態(tài)的寫入。
25.一種存儲器裝置，具有包括相變元件的多個存儲器單元，其特征在于，具有供給與第1狀態(tài)和第2狀態(tài)分別對應的第1、第2基準電流的第1、第2基準電流電路；以及對流過所述存儲器單元的電流和所述第1、第2基準電流進行比較，在希望的偏差產(chǎn)生了的場合，提出刷新要求的刷新要求裝置，根據(jù)所述刷新要求，對存儲器單元進行刷新。
26.根據(jù)權(quán)利要求25所述的存儲器裝置，其特征在于，進行第1、第2狀態(tài)的單元的讀出，如果是所述第2狀態(tài)的單元，就進行所述第2狀態(tài)的上寫，被上寫了的第2狀態(tài)的單元在寫入到第1狀態(tài)之后，再次回寫到通常電流·電壓的第2狀態(tài)，如果是所述第1狀態(tài)的單元，就在置于所述第2狀態(tài)之后，再次向第1狀態(tài)進行回寫。
全文摘要
一種實現(xiàn)相變元件的保持特性的改善的相變存儲器及其刷新方法。利用屬于DRAM接口互換的存儲器這一點，設(shè)置被給予與讀出·寫入次數(shù)對應的應力的假單元(109，110)，由比較電路(111，112)檢出該假單元的相變元件的阻抗值的變化，在阻抗值變?yōu)轭A先設(shè)定了的基準值及以上的場合(低阻抗化)，刷新要求電路(107)對未圖示的內(nèi)部電路要求刷新動作，對存儲器單元和假單元一次進行刷新，補正相變元件的編程阻抗值的偏差，在確保余量的同時，實現(xiàn)保持特性的改善。
文檔編號G11C11/406GK1811985SQ20061000508
公開日2006年8月2日 申請日期2006年1月17日 優(yōu)先權(quán)日2005年1月19日
發(fā)明者藤幸雄 申請人:爾必達存儲器株式會社