一種字線驅動電路的制作方法
【專利摘要】本實用新型公開了一種字線驅動電路，包括電壓調節(jié)器、地址譯碼電路和末端驅動電路；地址譯碼電路的信號輸入端與地址總線連接；地址譯碼電路的電源信號輸入端與外部的電源連接，地址譯碼電路的信號輸出端與末端驅動電路的信號輸入端連接，用于當施加外部的電源輸入固定電壓時，對地址信號進行譯碼，并輸出控制信號以驅動所述末端驅動電路；所述電壓調節(jié)器的輸入端與外部的電源連接，所述電壓調節(jié)器的輸出端與所述末端驅動電路的電源信號輸入端連接，用于將輸入的固定電壓進行調節(jié)，以改變施加到所述末端驅動電路的電壓；所述末端驅動電路的信號輸出端與存儲單元連接，用于驅動所述存儲單元的字線。本實用新型能夠降低功耗，且降低充放電的時間。
【專利說明】
一種字線驅動電路
技術領域
[0001]本實用新型涉及存儲器電路，尤其涉及一種字線驅動電路。
【背景技術】
[0002]Flash存儲器在擦或寫操作時需要選中一根字線，并將編程電壓(VPP)輸入到該字線上的存儲單元上。因為讀或寫的操作需要施加到存儲單元的電壓是不同的，所以在擦或寫的操作過程中，需要多次改變VPP的電壓值。每次改變VPP電壓值通常需要將VPP瀉放到一個較低的值，如電源電壓VDD，再用電荷栗等升壓電路將VPP重新建立到目標電壓。
[0003]在編程電壓VPP不斷的充電-放電的過程中，由于編程電壓VPP分別施加到地址譯碼電路和末端驅動電路中，地址譯碼電路中包含有大部分的電容負載，當VPP進行充電-放電時很容易造成電荷的浪費、同時需要較長的充放電時間。
【實用新型內容】
[0004]有鑒于此，本實用新型實施例提供一種字線驅動電路，能夠降低功耗，且降低充放電的時間。
[0005]本實用新型實施例提供了一種字線驅動電路，包括電壓調節(jié)器、地址譯碼電路和末端驅動電路；
[0006]所述地址譯碼電路的信號輸入端與地址總線連接;所述地址譯碼電路的電源信號輸入端與外部的電源連接，地址譯碼電路的信號輸出端與末端驅動電路的信號輸入端連接，用于當施加外部的電源輸入固定電壓時，對地址信號進行譯碼，并輸出控制信號以驅動所述末端驅動電路；
[0007]所述電壓調節(jié)器的輸入端與外部的電源連接，所述電壓調節(jié)器的輸出端與所述末端驅動電路的電源信號輸入端連接，用于將輸入的固定電壓進行調節(jié)，以改變施加到所述末端驅動電路的電壓；
[0008]所述末端驅動電路的信號輸出端與存儲單元連接，用于驅動所述存儲單元的字線。
[0009]進一步的，所述末端驅動電路包括第一PMOS晶體管、第二 PMOS晶體管、第一匪OS晶體管和第二 NMOS晶體管；
[0010]所述第一PMOS晶體管的柵極與地址譯碼電路的第一信號輸出端連接；所述第一PMOS晶體管的源極與所述電壓調節(jié)器的輸出端連接，且與所述第一 PMOS晶體管的襯底連接;所述第一 PMOS晶體管的漏極與第二 PMOS晶體管的源極連接，所述第一 PMOS晶體管的襯底與第二 PMOS晶體管的襯底連接；
[0011]所述第二PMOS晶體管的柵極與所述地址譯碼電路的第二信號輸出端連接;所述第二 PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極連接，且與字線連接；
[0012]所述第一NMOS晶體管的柵極與所述地址譯碼電路的第二信號輸出端連接;所述第一NMOS晶體管的源極與所述第一 NMOS晶體管的襯底連接，且接地；
[0013]所述第二NMOS晶體管的柵極與所述地址譯碼電路的第一信號輸出端連接;所述第二NMOS晶體管的漏極與字線連接，所述第二 NMOS晶體管的源極與所述第二 NMOS晶體管的襯底連接，且接地。
[0014]進一步的，電壓調節(jié)器輸入的固定電壓大于輸出的電壓。
[0015]進一步的，電壓調節(jié)器輸出的電壓值分別為0V、5V和7V。
[0016]進一步的，所述電壓調節(jié)器包括第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第一電阻和第二電阻；
[0017]第三PMOS晶體管的源極與外部的電源連接；第三PMOS晶體管的漏極與所述第三NMOS晶體管的漏極連接;所述第三PMOS晶體管的柵極分別與所述第四PMOS晶體管的柵極以及所述第三PMOS晶體的漏極連接；
[0018]所述第三匪OS晶體管的柵極與所述第二電阻的輸入端連接;所述第三NMOS晶體管的源極與所述第五NMOS晶體管的漏極連接；
[0019]所述第五匪OS晶體管的源極接地，所述第五NMOS晶體管的柵極與外部的偏置電源連接；
[0020]所述第四PMOS晶體管的源極與外部的電源連接，所述第四PMOS晶體管的漏極分別與所述第四NMOS晶體管的漏極以及第五PMOS晶體管的柵極連接；
[0021 ]所述第四匪OS晶體管的源極與第五WOS晶體管的漏極連接，所述第四NMOS晶體管的柵極與外部的電荷栗連接；
[0022]所述第五PMOS晶體管的源極與外部的電源連接;所述第五PMOS晶體管的漏極分別與所述第一電阻的輸入端以及所述末端驅動電路的電源信號輸入端連接；
[0023]所述第一電阻的輸出端與所述第二電阻的輸入端連接;所述第二電阻的輸出端接地。
[0024]進一步的，所述偏置電源，用于控制第五NMOS晶體管的導通，并使流過第五匪OS晶體管的電流保持穩(wěn)定。
[0025]進一步的，所述電荷栗，用于控制第四匪OS晶體管的導通，以及控制流過第四NMOS晶體管的電流，以控制第五PMOS晶體管的柵極與源極之間的電壓差。
[0026]本實用新型實施例提供的一種字線驅動電路，通過施加到地址譯碼電路中固定電壓以及通過電壓調節(jié)器對輸入的固定電壓進行調節(jié)以改變輸入到末端驅動電路的電壓，能夠驅動存儲單元的字線，并且降低了功耗，節(jié)省了充放電的時間。
【附圖說明】
[0027]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本實用新型的其它特征、目的和優(yōu)點將會變得更明顯:
[0028]圖1a是本實用新型實施例一提供的一種字線驅動電路的結構圖；
[0029]圖1b是本實用新型實施例一提供的外部的電源輸入的固定電壓以及電壓調節(jié)器調節(jié)后的電壓圖形；
[0030]圖2a是本實用新型實施例二提供的一種字線驅動電路的結構圖；
[0031]圖2b是本實用新型實施例二提供的電壓調節(jié)器的結構圖。
【具體實施方式】
[0032]下面結合附圖和實施例對本實用新型作進一步的詳細說明?？梢岳斫獾氖牵颂幩枋龅木唧w實施例僅僅用于解釋本實用新型，而非對本實用新型的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本實用新型相關的部分而非全部內容。
[0033]實施例一
[0034]圖1a是本實用新型實施例一提供的一種字線驅動電路的結構圖，如圖1a所示，所述字線驅動電路，包括電壓調節(jié)器10、地址譯碼電路20和末端驅動電路30。
[0035]地址譯碼電路20的信號輸入端與地址總線40連接;地址譯碼電路20的電源信號輸入端與外部的電源50連接，地址譯碼電路20的信號輸出端與末端驅動電路30的信號輸入端連接，用于當施加外部的電源50輸入固定電壓時，對地址信號進行譯碼，并輸出控制信號以驅動末端驅動電路30。其中，地址總線40輸入到地址譯碼電路20的地址信號分別是高電平信號和低電平信號，高電平信號的電壓值器件內部電壓值VDD，低電平信號的電壓值為O。地址譯碼電路20對地址信號進行譯碼后，輸出控制信號，輸出的控制信號為譯碼后的地址信號?？刂菩盘柕碾妷褐捣謩e為外部的電源輸入的電壓值VPP和O。
[0036]電壓調節(jié)器10的輸入端與外部的電源50連接，電壓調節(jié)器10的輸出端與末端驅動電路30的電源信號輸入端連接，用于將輸入的固定電壓進行調節(jié)，以改變施加到末端驅動電路30的電壓。末端驅動電路30的信號輸出端與存儲單元60連接，用于驅動存儲單元60的字線70。其中，電壓調節(jié)器10輸入的固定電壓大于輸出的電壓。電壓調節(jié)器10輸出的電壓值分別為0V、5V和7V。其中，當對存儲單元60進行讀操作時，電壓調節(jié)器10輸出的電壓值為5V，當對存儲單元60進行寫操作時，電壓調節(jié)器10輸出的電壓值為7V，當對存儲單元60無操作時，電壓調節(jié)器10輸出的電壓值為0V。
[0037]在本實施例中，如圖1a所示，通過上述的電路對存儲單元60進行讀或寫操作時，將外部的電源50的固定電壓輸入到地址譯碼電路20和電壓調節(jié)器10，電壓調節(jié)器10對輸入的固定電壓進行調節(jié)，將調節(jié)后的電壓輸入給末端驅動電路30，以達到對存儲單元60進行讀或寫操作時所需的電壓值。末端驅動電路30選擇字線70對存儲單元60進行讀或寫操作時，需要地址譯碼電路20輸出的控制信號的控制。當?shù)刂纷g碼電路20通過外部的電源50輸入固定的電壓VPP時，對輸入的地址信號進行譯碼，并輸出控制信號，控制信號的電壓值分別為VPP和O，當末端驅動電路30輸入不同的控制信號時，字線70的驅動的狀態(tài)也是不同的。其中，外部的電源輸入的固定電壓以及電壓調節(jié)器調節(jié)后的電壓如圖1b所示，外部的電源輸入的固定電壓I大于電壓調節(jié)器調節(jié)后的電壓2，電壓調節(jié)器調節(jié)后的電壓隨時間進行變化。
[0038]通過上述的方法，地址譯碼電路20中輸入了外部的電源50的固定電壓，節(jié)省了充放電的時間，降低了功耗，且通過電壓調節(jié)器10將外部的電源輸入的固定電壓進行調節(jié)，并將調節(jié)后的電壓輸入給末端驅動電路30，使上述的電路在字線70驅動時，能夠對存儲單元60進行讀或寫的操作。
[0039]本實施例提供了一種字線驅動電路，通過施加到地址譯碼電路中固定電壓以及通過電壓調節(jié)器對輸入的固定電壓進行調節(jié)以改變輸入到末端驅動電路的電壓，能夠驅動存儲單元的字線以實現(xiàn)對存儲單元進行讀或寫的操作，并且降低了功耗，節(jié)省了充放電的時間。
[0040] 實施例二
[0041 ]圖2a是本實施例二提供的一種字線驅動電路的結構圖，如圖2a所示，字線驅動電路，包括電壓調節(jié)器10、地址譯碼電路20和末端驅動電路30。外部的電源50輸出的固定電壓分別輸入給地址譯碼電路20和電壓調節(jié)器10;當外部的電源50的固定電壓輸入到地址譯碼電路20時，地址譯碼電路20將來自于地址總線40上的地址信號進行譯碼，并輸出控制信號(譯碼后的地址信號)到末端驅動電路30。當末端驅動電路30輸入電壓調節(jié)器10輸出的電壓時，控制信號控制末端驅動電路30對字線的驅動，以完成對存儲單元60的讀或寫操作，其中，地址譯碼電路20—端接地。
[0042]在上述實施例的基礎上，如圖2a所示，所述末端驅動電路30包括第一PMOS晶體管301、第二 PMOS晶體管302、第一 NMOS晶體管303和第二 NMOS晶體管304。
[0043]其中，第一PMOS晶體管301的柵極與地址譯碼電路20的第一信號輸出端201連接；第一 PMOS晶體管301的源極與電壓調節(jié)器10的輸出端連接，且與第一 PMOS晶體管301的襯底連接;第一 PMOS晶體管301的漏極與第二 PMOS晶體管302的源極連接，第一 PMOS晶體管301的襯底與第二 PMOS晶體管302的襯底連接。第二 PMOS晶體管302的柵極與地址譯碼電路20的第二信號輸出端202連接;第二 PMOS晶體管302的漏極與第一匪OS晶體管303的漏極連接，且與字線70連接。地址譯碼電路20的第一信號輸出端201輸出控制信號，控制信號的電壓值分別為VPP和O，地址譯碼電路的第二信號輸出端202輸出的控制信號的電壓值分別為VPP和O。
[0044]第一匪OS晶體管303的柵極與地址譯碼電路20的第二信號輸出端202連接；第一NMOS晶體管303的源極與第一 NMOS晶體管303的襯底連接，且接地;第二 NMOS晶體管304的柵極與地址譯碼電路20的第一信號輸出端201連接;第二 NMOS晶體管304的漏極與字線70連接，第二 NMOS晶體管304的源極與第二 NMOS晶體管304的襯底連接，且接地。
[0045]如圖2a所示，當末端驅動電路30驅動字線70對存儲單元60進行讀或寫操作時，夕卜部的電源50對地址譯碼電路20和電壓調節(jié)器1均輸入固定的電壓，地址譯碼電路20將地址總線40的地址信號譯碼后，通過第一信號輸出端201和第二信號輸出端202輸出控制信號。當?shù)刂纷g碼電路的第一信號輸出端201和第二信號輸出端202輸出的控制信號的電壓值均為O時，第一 PMOS晶體管301的柵極和第二 PMOS晶體管302的柵極的電壓均為O;第一 PMOS晶體管301導通，第二 PMOS晶體管302導通，第一匪OS晶體管303截止，第二匪OS晶體管304截止。電壓調節(jié)器10將外部的電源50輸入的固定電壓進行調整，并將調制后的電壓輸入到第一PMOS晶體管301，電壓信號經(jīng)第二PMOS晶體管302，驅動字線70對存儲單元60進行讀或寫的操作，當電壓信號的電壓為5V時，對存儲單元60進行讀操作，當電源信號的電壓為7V時，對存儲單元60進行寫的操作。
[0046]在對存儲單元進行讀或寫操作時，需要對輸入到存儲單元的電壓不斷調整。在本實施例中，電壓調節(jié)器將外部的電源輸入的固定電壓進行調整，并將不同的電壓輸入到末端驅動電路，以使末端驅動電路驅動字線，實現(xiàn)對存儲單元不同的操作。由于外部的電源對地址譯碼電路輸入的是固定電壓，因此在對存儲單元進行讀或寫操作時，輸入到地址譯碼電路的電壓固定不變，使地址譯碼電路的充放電時間減少，并降低了功耗。
[0047]如圖2a所示，當?shù)刂纷g碼電路的第一信號輸出端201與第二信號輸出端202輸出的控制信號的電壓值不同時為O時，不能對字線70進行驅動，進而不能對存儲單元60進行讀或寫的操作。例如，當?shù)刂纷g碼電路20的第一信號輸出端201與第二信號輸出端202輸出的控制信號的電壓值分別為O和VPP時，第一PMOS晶體管301導通，第二PMOS晶體管302截止，因此，電壓調節(jié)器10輸入的電壓信號經(jīng)過第一 PMOS晶體管301后，不能通過第二 PMOS晶體管302，進而不能對字線70進行驅動以實現(xiàn)對存儲單元60進行讀或寫的操作。
[0048]又如，當?shù)刂纷g碼電路20的第一信號輸出端201與第二信號輸出端202輸出的控制信號的電壓值均為VPP時，第一 PMOS晶體管301和第二 PMOS晶體管302均截止，因此，電壓調節(jié)器10輸入的電壓信號均不能通過第一PMOS晶體管301和第二PMOS晶體管302，因此不能對字線70進行驅動以實現(xiàn)對存儲單元60進行讀或寫的操作。
[0049 ] 在本實施例中，如圖2b所示，電壓調節(jié)器包括第三PMOS晶體管11、第四PMOS晶體管102、第五PMOS晶體管103、第三匪OS晶體管104、第四匪OS晶體管105、第五匪OS晶體管106、第一電阻107和第二電阻108。
[0050]其中，第三PMOS晶體管1I的源極與外部的電源50連接;第三PMOS晶體管1I的漏極與第三匪OS晶體管104的漏極連接;第三PMOS晶體管1I的柵極分別與第四PMOS晶體管102的柵極以及第三PMOS晶體管101的漏極連接;第三NMOS晶體管104的柵極與第二電阻108的輸入端連接;第三WOS晶體管104的源極與第五NMOS晶體管106的漏極連接;第五匪OS晶體管106的源極接地，第五NMOS晶體管106的柵極與外部的偏置電源109連接;其中，偏置電源109，用于控制第五NMOS晶體管106的導通，并使流過第五NMOS晶體管106的電流保持穩(wěn)定。
[0051]在本實施例中，第四PMOS晶體管102的源極與外部的電源50連接，第四PMOS晶體管102的漏極分別與第四匪OS晶體管105的漏極以及第五PMOS晶體管103的柵極連接；第四匪OS晶體管105的源極與第五NMOS晶體管106的漏極連接，第四NMOS晶體管105的柵極與外部的電荷栗110連接。第五PMOS晶體管103的源極與外部的電源50連接;第五PMOS晶體管103的漏極分別與第一電阻107的輸入端以及末端驅動電路30的電源信號輸入端連接;第一電阻107的輸出端與第二電阻108的輸入端連接;第二電阻108的輸出端接地。其中，電荷栗，用于控制第四匪OS晶體管1 5的導通，以及控制流過第四匪OS晶體管1 5的電流以控制第五PMOS晶體管103的柵極與源極之間的電壓差。
[0052]如圖2b所示，當電壓調節(jié)器對外部的電源50輸入的固定電壓進行調節(jié)時，通過調節(jié)電荷栗110輸入到第四匪OS晶體管105柵極的電壓或調節(jié)第一電阻107與第二電阻108的阻值比例來實現(xiàn)。其中，電荷栗110輸入到第四NMOS晶體管105的柵極的電壓用VREF表示，電壓調節(jié)器輸入到末端驅動電路30的電壓用VPPO表示，第三匪OS晶體管104的柵極的電壓用VF表示，第五PMOS晶體管103的柵極的電壓用VG表示，第一電阻107的阻值用Rl表示，第二電阻108的阻值用R2表示。
[0053]如圖2b所示，當電壓調節(jié)器中的電流穩(wěn)定時，VREF與VF相同，即VREF = VPPO XR2/(R1+R2)，經(jīng)過變形以后，VppO = VREFX (Rl+R2)/R2。因此，當電壓調節(jié)器對外部的電源50輸入的固定電壓進行調節(jié)時，通過調節(jié)電荷栗110輸入到第四匪OS晶體管105的柵極的電壓VREF和/或第一電阻107與第二電阻108的阻值比例，能夠實現(xiàn)對輸入到末端驅動電路的電壓VPPO進行改變。
[0054]其中，實現(xiàn)VREF與VF相同的原理如下:當電荷栗110輸入到第四匪OS晶體管105的柵極電壓VREF大于第三NMOS晶體管104的柵極電壓VF時，流過第四NMOS晶體管105的電流增大，由于流過第五匪OS晶體管106的電流保持不變(流過第三匪OS晶體管104的電流與流過第四匪OS晶體管105的電流之和為流過第五NMOS晶體管106的電流)，故流過第三PMOS晶體管101和流過第三NMOS晶體管104的電流減小，因第三PMOS晶體管101和第四PMOS晶體管102對稱，故流過第四PMOS晶體管102的電流也減小。因此，第五PMOS晶體管103柵極的電荷會被抽走，所以第五PMOS晶體管103柵極的電壓VG降低，進而第五PMOS晶體管103的柵極和源極電壓差增大，所以流過第五PMOS晶體管103的電流增大，其中流過第二電阻108的電流與流過第五PMOS晶體管103的電流相同。由于流過第五PMOS晶體管103的電流增大，所以第二電阻108的阻值R2與流過第二電阻108電流的乘積VF也增大，直到VF與VREF相同時，VG不再變化，以及流過第五PMOS晶體管103和第二電阻108的電流不再變化。
[0055 ]同理，當電荷栗110輸入到第四匪OS晶體管1 5的柵極電壓VREF小于第三晶體管的柵極電壓VF時，VG升高，流過第二電阻108的電流與第五PMOS晶體管1 3的電流減小，VF降低，直至VF與VREF相同。
[0056]由此，通過上述改變VREF的方法，可以改變電壓調節(jié)器輸入到末端驅動電路的電壓VPPO O當然還可以改變第一電阻與第二電阻的阻值比例，或者同時改變VREF和第一電阻與第二電阻的阻值比例，對于如何選擇方法根據(jù)需要進行選擇。
[0057]值得說明的是本實用新型實施例示例性的將電壓調節(jié)器的結構表述成圖2b所示的結構，但是圖2b所示的電壓調節(jié)器的結構只是一種示例，電壓調節(jié)器的結構并不局限于圖2b所示的結構一種形式，還可以是其他的形式，能夠實現(xiàn)調節(jié)固定電壓輸出不同的電壓的目的即可。
[0058]本實用新型實施例提供的一種字線驅動電路，在上述實施例的基礎上，對末端驅動電路和電壓調節(jié)器進行了優(yōu)化，當采用上述的電路對存儲單元進行讀或寫操作時，降低了功耗，節(jié)省了地址譯碼電路充放電的時間。
[0059]注意，上述僅為本實用新型的較佳實施例及所運用技術原理。本領域技術人員會理解，本實用新型不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本實用新型的保護范圍。因此，雖然通過以上實施例對本實用新型進行了較為詳細的說明，但是本實用新型不僅僅限于以上實施例，在不脫離本實用新型構思的情況下，還可以包括更多其他等效實施例，而本實用新型的范圍由所附的權利要求范圍決定。
【主權項】
1.一種字線驅動電路，其特征在于，包括電壓調節(jié)器、地址譯碼電路和末端驅動電路； 所述地址譯碼電路的信號輸入端與地址總線連接;所述地址譯碼電路的電源信號輸入端與外部的電源連接，地址譯碼電路的信號輸出端與末端驅動電路的信號輸入端連接，用于當施加外部的電源輸入固定電壓時，對地址信號進行譯碼，并輸出控制信號以驅動所述末端驅動電路； 所述電壓調節(jié)器的輸入端與外部的電源連接，所述電壓調節(jié)器的輸出端與所述末端驅動電路的電源信號輸入端連接，用于將輸入的固定電壓進行調節(jié)，以改變施加到所述末端驅動電路的電壓； 所述末端驅動電路的信號輸出端與存儲單元連接，用于驅動所述存儲單元的字線。2.根據(jù)權利要求1所述的字線驅動電路，其特征在于，所述末端驅動電路包括第一PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管和第二 NMOS晶體管； 所述第一 PMOS晶體管的柵極與地址譯碼電路的第一信號輸出端連接;所述第一 PMOS晶體管的源極與所述電壓調節(jié)器的輸出端連接，且與所述第一 PMOS晶體管的襯底連接;所述第一 PMOS晶體管的漏極與第二 PMOS晶體管的源極連接，所述第一 PMOS晶體管的襯底與第二PMOS晶體管的襯底連接； 所述第二 PMOS晶體管的柵極與所述地址譯碼電路的第二信號輸出端連接;所述第二PMOS晶體管的漏極與所述第一 NMOS晶體管的漏極連接，且與字線連接； 所述第一匪OS晶體管的柵極與所述地址譯碼電路的第二信號輸出端連接;所述第一NMOS晶體管的源極與所述第一NMOS晶體管的襯底連接，且接地； 所述第二匪OS晶體管的柵極與所述地址譯碼電路的第一信號輸出端連接;所述第二NMOS晶體管的漏極與字線連接，所述第二 NMOS晶體管的源極與所述第二 NMOS晶體管的襯底連接，且接地。3.根據(jù)權利要求1所述的字線驅動電路，其特征在于，電壓調節(jié)器輸入的固定電壓大于輸出的電壓。4.根據(jù)權利要求3所述的字線驅動電路，其特征在于，電壓調節(jié)器輸出的電壓值分別為0￥、5￥和7乂。5.根據(jù)權利要求1所述的字線驅動電路，其特征在于，所述電壓調節(jié)器包括第三PMOS晶體管、第四PMOS晶體管、第五PMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第一電阻和第二電阻； 第三PMOS晶體管的源極與外部的電源連接;第三PMOS晶體管的漏極與所述第三NMOS晶體管的漏極連接;所述第三PMOS晶體管的柵極分別與所述第四PMOS晶體管的柵極以及所述第三PMOS晶體的漏極連接； 所述第三WOS晶體管的柵極與所述第二電阻的輸入端連接;所述第三WOS晶體管的源極與所述第五NMOS晶體管的漏極連接； 所述第五匪OS晶體管的源極接地，所述第五匪OS晶體管的柵極與外部的偏置電源連接； 所述第四PMOS晶體管的源極與外部的電源連接，所述第四PMOS晶體管的漏極分別與所述第四NMOS晶體管的漏極以及第五PMOS晶體管的柵極連接； 所述第四NMOS晶體管的源極與第五NMOS晶體管的漏極連接，所述第四NMOS晶體管的柵極與外部的電荷栗連接； 所述第五PMOS晶體管的源極與外部的電源連接;所述第五PMOS晶體管的漏極分別與所述第一電阻的輸入端以及所述末端驅動電路的電源信號輸入端連接； 所述第一電阻的輸出端與所述第二電阻的輸入端連接;所述第二電阻的輸出端接地。6.根據(jù)權利要求5所述的字線驅動電路，其特征在于，所述偏置電源，用于控制第五NMOS晶體管的導通，并使流過第五NMOS晶體管的電流保持穩(wěn)定。7.根據(jù)權利要求5所述的字線驅動電路，其特征在于，所述電荷栗，用于控制第四匪OS晶體管的導通，以及控制流過第四NMOS晶體管的電流以控制第五PMOS晶體管的柵極與源極之間的電壓差。
【文檔編號】G11C16/08GK205541959SQ201620330306
【公開日】2016年8月31日
【申請日】2016年4月19日
【發(fā)明人】陳曉璐, 劉銘
【申請人】北京兆易創(chuàng)新科技股份有限公司