專(zhuān)利名稱(chēng)：讀取非揮發(fā)性?xún)?nèi)存單元的改良預(yù)先充電方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于快閃內(nèi)存單元裝置，且更具體地，是關(guān)于預(yù)先充電讀取方法的改良，以讀取先前存儲(chǔ)于雙位電介質(zhì)內(nèi)存單元的電介質(zhì)內(nèi)存單元結(jié)構(gòu)的電荷。
背景技術(shù)：
電子式可擦除可編程只讀存儲(chǔ)器(electrically erasableprogrammable read only memory，EEPROMs)的常見(jiàn)浮動(dòng)?xùn)艠O閃存類(lèi)型，乃利用一內(nèi)存單元，其特征為在結(jié)晶硅基板上設(shè)有由隧道氧化物(SiO2)、于隧道氧化物上的多晶硅浮動(dòng)?xùn)艠O、于浮動(dòng)?xùn)艠O上的層間電介質(zhì)(典型地為氧化物、氮化物、氧化物堆棧)、及于層間電介質(zhì)上的控制柵極所形成的垂直堆棧。于基板內(nèi)，為位于垂直堆棧下的一溝道區(qū)域，及位于溝道區(qū)域相對(duì)側(cè)的源極與漏極擴(kuò)散區(qū)。
浮動(dòng)?xùn)艠O快閃內(nèi)存單元，乃藉由引發(fā)溝道區(qū)域至浮動(dòng)?xùn)艠O的熱電子注入，以于浮動(dòng)?xùn)艠O上產(chǎn)生一非揮發(fā)性負(fù)電荷。熱電子注入可藉由施加一漏極對(duì)源極偏壓，連同高控制柵極正電荷而達(dá)成。柵極電壓反轉(zhuǎn)溝道，同時(shí)漏極對(duì)源極偏壓使電子加速朝向漏極。加速的電子獲得5.0至6.0電子伏特的動(dòng)能，該動(dòng)能充份高于橫越溝道區(qū)域與隧道氧化物間的Si-SiO2能量阻障所需的3.2電子伏特。當(dāng)電子加速朝向漏極時(shí)，于控制柵極電場(chǎng)影響下，撞擊晶格的這些電子重新導(dǎo)引朝向Si-SiO2接口，并獲得足夠能量以橫越阻障。
一旦編程，浮動(dòng)?xùn)艠O上的負(fù)電荷橫越半導(dǎo)體柵極，且具有增加場(chǎng)效應(yīng)晶體管(FET)臨界電壓的效應(yīng)，場(chǎng)效應(yīng)晶體管的特征為具有源極區(qū)域、漏極區(qū)域、溝道區(qū)域、與控制柵極。于內(nèi)存單元的讀取時(shí)，可藉由以一預(yù)先決定控制柵極電壓，檢測(cè)源極與漏極間的電流強(qiáng)度，而檢測(cè)內(nèi)存單元的編程狀態(tài)(例如，負(fù)電荷存儲(chǔ)于柵極)，或未編程狀態(tài)(例如，中性電荷存儲(chǔ)于柵極)。最近已更加研發(fā)電介質(zhì)內(nèi)存單元結(jié)構(gòu)。一種習(xí)知的電介質(zhì)內(nèi)存單元10a至10f陣列的截面圖標(biāo)的于圖1中。每個(gè)電介質(zhì)內(nèi)存單元的特征為在結(jié)晶硅基板15之上具有由絕緣隧道層18、一電荷捕獲電介質(zhì)層22、一絕緣上氧化物層24，及一多晶硅控制柵極20所形成的垂直堆棧。每個(gè)多晶硅控制柵極20，可以為所有內(nèi)存單元10a至10f上延伸的多晶硅字線的一部份，使得所有的控制柵極20a至20g皆電氣耦合。
于基板15內(nèi)，為與各內(nèi)存單元10相關(guān)聯(lián)位于垂直堆棧下的溝道區(qū)域12。多個(gè)位線擴(kuò)散區(qū)26a至26g其中的一，將每個(gè)溝道區(qū)域12與相鄰的溝道區(qū)域12分隔。位線擴(kuò)散區(qū)26形成每個(gè)內(nèi)存單元10的源極區(qū)域與漏極區(qū)域。此含有硅溝道區(qū)域22、隧道氧化物12、氮化物14、上氧化物16、與多晶硅控制柵極18的特定結(jié)構(gòu)，通常稱(chēng)為SONOS裝置。
與浮動(dòng)?xùn)艠O裝置相似，SONOS內(nèi)存單元10、乃藉由引發(fā)溝道區(qū)域12至氮化物層22的熱電子注入，以于氮化物層22內(nèi)的電荷捕獲區(qū)內(nèi)，產(chǎn)生一非揮發(fā)性負(fù)電荷而編程。再次，熱電子注入可藉由施加一漏極對(duì)源極偏壓，連同高正電壓于控制柵極20而達(dá)成。于控制柵極20的高電壓反轉(zhuǎn)溝道區(qū)域12，同時(shí)漏極對(duì)源極偏壓使電子加速朝向漏極區(qū)域。加速的電子獲得5.0至6.0電子伏特的動(dòng)能，該動(dòng)能充份高于橫越溝道區(qū)域12與隧道氧化物18間的Si-SiO2能量阻障所需的3.2電子伏特。當(dāng)電子加速朝向漏極區(qū)域，于控制柵極電場(chǎng)影響下，撞擊晶格的這些電子重新導(dǎo)引朝向Si-SiO2接口，并具有足夠能量以橫越阻障。因氮化物層將注入的電子存儲(chǔ)于捕獲區(qū)內(nèi)，且除此的外為電介質(zhì)，捕獲的電子仍舊局限于靠近漏極區(qū)域的漏極電荷存儲(chǔ)區(qū)域內(nèi)。例如，一電荷可存儲(chǔ)于內(nèi)存單元10b的漏極位電荷存儲(chǔ)區(qū)域16b。位線26b操作為源極區(qū)域，且位線26c操作為漏極區(qū)域。一高電壓可施加至溝道區(qū)域20b與漏極區(qū)域26c，同時(shí)源極區(qū)域26b接地。
相似地，一源極對(duì)漏極偏壓，可連同一高正電壓施加于控制柵極，以將熱電子注入靠近源極區(qū)域的源極電荷存儲(chǔ)區(qū)域。例如，于柵極20b與源極區(qū)域26b具有高電壓情形下，將漏極區(qū)域26c接地，則可用來(lái)將電子注入源極位電荷存儲(chǔ)區(qū)域14。
就本身而言，SONOS裝置可用于存儲(chǔ)兩位資料，每個(gè)于源極電荷存儲(chǔ)區(qū)域14(稱(chēng)為源極位)與電荷存儲(chǔ)區(qū)域16(稱(chēng)為漏極位)。
由于存儲(chǔ)于存儲(chǔ)區(qū)域14的電荷，僅增加存儲(chǔ)區(qū)域14下的溝道區(qū)域12部分的臨界電壓，且存儲(chǔ)于存儲(chǔ)區(qū)域16的電荷，僅增加存儲(chǔ)區(qū)域16下的溝道區(qū)域16部分的臨界電壓，故每個(gè)源極位與漏極位，可藉由檢測(cè)每個(gè)存儲(chǔ)區(qū)域14與存儲(chǔ)區(qū)域16間的溝道區(qū)域12的溝道反轉(zhuǎn)，而單獨(dú)地讀取。欲讀取漏極位，漏極區(qū)域乃接地，同時(shí)一電壓施加至源極區(qū)域，且一稍高電壓施加至柵極20。如此，靠近源極/溝道接面(junction)的溝道區(qū)域12的部分將不會(huì)反轉(zhuǎn)(因柵極20電壓相對(duì)于源極區(qū)域電壓，不足以反轉(zhuǎn)溝道)，且于漏極/溝道接面的電流，可用于檢測(cè)由于漏極位的編程狀態(tài)，所造成的臨界電壓改變。
相似地，欲讀取源極位，源極區(qū)域乃接地，同時(shí)一電壓施加至漏極區(qū)域，且一稍高電壓施加至柵極20。如此，靠近漏極/溝道接面的溝道區(qū)域12的部分將不會(huì)反轉(zhuǎn)，且于源極/溝道接面的電流，可用于檢測(cè)由于源極位的編程狀態(tài)，所造成的臨界電壓改變。
于典型閃存陣列，其中多個(gè)內(nèi)存單元的每一個(gè)，與相鄰內(nèi)存單元共享一共同字線的結(jié)構(gòu)，于讀取每個(gè)內(nèi)存單元時(shí)產(chǎn)生問(wèn)題。例如，當(dāng)讀取位14b時(shí)，位線26b乃接地，同時(shí)一電壓施加至位線26c與柵極20b。于位線26c的電流(表示由接地的位線26b，經(jīng)由溝道區(qū)域12b所吸引的電子)用于檢測(cè)內(nèi)存單元10b的臨界電壓，以決定源極位14b的編程狀態(tài)。
一問(wèn)題為，因柵極20b藉由與柵極20c至20f相同的字線耦合，柵極20c亦偏壓于高。就本身而言，電流亦可能經(jīng)由內(nèi)存單元20c流入位線26c，從而造成位14b的不正確讀取。為避免此一電流，一預(yù)先充電偏壓典型地施加至位線26d。然而，即使于位線26c與位線26d間的一微小電壓差，亦可能造成電流與不正確地讀取。
故需要一種讀取雙位電介質(zhì)內(nèi)存單元的改良方法，而無(wú)現(xiàn)有方法的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明的第一目的，在于提供一種檢測(cè)存儲(chǔ)于雙位電介質(zhì)內(nèi)存單元陣列內(nèi)，第一雙位電介質(zhì)內(nèi)存單元的源極電荷存儲(chǔ)區(qū)域內(nèi)電荷的方法。該方法包含將第一位線接地，該第一位線與第一內(nèi)存單元的溝道區(qū)域，形成源極接面。溝道區(qū)域位于第一位線的右側(cè)。一高電壓施加至第二位線，該第二位線與溝道區(qū)域形成漏極接口，且位于溝道區(qū)域的右側(cè)，并僅由該溝道區(qū)域而與第一位線分隔。一高電壓施加至第一內(nèi)存單元的柵極。第三位線，即第二位線右側(cè)的下一位線，乃加以隔絕，使得其電位，僅受其與第三位線相對(duì)側(cè)的第二溝道區(qū)域與第三溝道區(qū)域的接面所影響。一高電壓施加至預(yù)先充電位線，即為第三位線的右側(cè)，且于第二位線檢測(cè)電流。
于第一具體實(shí)施例，預(yù)先充電位線可為第四位線，即為第三位線右側(cè)的下一位線，且僅藉由第三溝道區(qū)域與第三位線分隔。
本方法亦包含施加一高電壓至第二預(yù)先充電位線，第二預(yù)先充電位線為第五位線，即為第四位線右側(cè)的下一位線，且僅藉由第四溝道區(qū)域與第四位線分隔。
于第二具體實(shí)施例，預(yù)先充電位線可為第五位線。本方法包含將第四位線隔絕，即為第三位線右側(cè)的下一位線，使得其電位，僅受其與位于第四位線相對(duì)側(cè)的第三溝道區(qū)域與第四溝道區(qū)域的接面所影響。第五位線可為第四位線右側(cè)的下一位線，且僅藉由第四溝道區(qū)域與第四位線分隔。
于此具體實(shí)施例，本方法進(jìn)一步包含施加一高電壓至第二預(yù)先充電位線，該第二預(yù)先充電位線為第六位線，即為第五位線右側(cè)的下一位。
本發(fā)明的第二目的，亦提供一種檢測(cè)存儲(chǔ)于雙位電介質(zhì)內(nèi)存單元矩陣內(nèi)，與第一位線相鄰的電荷存儲(chǔ)區(qū)域的電荷方法。該方法包含施加相對(duì)于第一位線的一正電壓偏壓至第二位線。第二位線僅藉由，位于電荷存儲(chǔ)區(qū)域下的第一溝道區(qū)域，與第一位線分隔。相對(duì)于第一位線的一正電壓偏壓施加至一字線。字線位于第一溝道區(qū)域上。相對(duì)于第二位線的一中性電壓偏壓施加至預(yù)先充電位線。預(yù)先充電位線可藉由i)與第二位線相鄰的第二溝道區(qū)域；ii)與第二溝道區(qū)域相鄰的第三位線；及iii)與第三位線相鄰的第三溝道區(qū)域，而與第二位線分隔?？筛艚^第三位線，使得其電位，僅受其與每個(gè)第二溝道區(qū)域與第三溝道區(qū)域的接面影響。于第二位線檢測(cè)電流，以決定電荷存儲(chǔ)區(qū)域的編程狀態(tài)。
本方法進(jìn)一步包含施加相對(duì)于第二位線的一中性電壓偏壓，至第二預(yù)先充電位線。第二預(yù)先充電位線可藉由i)與第二位線相鄰的第二溝道區(qū)域；ii)與第二溝道區(qū)域相鄰的第三位線；iii)與第三位線相鄰的第三溝道區(qū)域；iv)預(yù)先充電位線；及v)與預(yù)先充電位線相鄰的第四溝道區(qū)域，而與第二位線分隔。
于本發(fā)明第二型態(tài)的另一具體實(shí)施例，預(yù)先充電位線可藉由i)與第二位線相鄰的第二溝道區(qū)域；ii)與第二溝道區(qū)域相鄰的第三位線；iii)與第三位線相鄰的第三溝道區(qū)域；iv)與第三溝道區(qū)域相鄰的第四位線；及v)與第四位線相鄰的第四溝道區(qū)域，而與第二位線分隔。于此一具體實(shí)施例，本方法可進(jìn)一步包含將第四位線隔絕，使得其電位僅受其與每個(gè)第三溝道區(qū)域與第四溝道區(qū)域的接面所影響。
另一具體實(shí)施例方法進(jìn)一步包含，施加相對(duì)于第二位線的一中性電壓偏壓至第二預(yù)先充電位線。第二預(yù)先充電位線可藉由i)與第二位線相鄰的第二溝道區(qū)域；ii)與第二溝道區(qū)域相鄰的第三位線；iii)與第三位線相鄰的第三溝道區(qū)域；iv)與第三溝道區(qū)域相鄰的第四位線；v)與第四位線相鄰的第四溝道區(qū)域；vi)預(yù)先充電位線；及vii)與預(yù)先充電位線相鄰的第五溝道區(qū)域，而與第二位線分隔。
本發(fā)明的第三目的，在于提供一雙位電介質(zhì)內(nèi)存單元陣列。該陣列包含第一位線，及位于第一位線右側(cè)的第二位線，每個(gè)為第一傳導(dǎo)性半導(dǎo)體。具有相反傳導(dǎo)性半導(dǎo)體的第一溝道區(qū)域，置于第一位線與第二位線間，并與每個(gè)第一位線與第二位線形成一接面。一電荷存儲(chǔ)層置于第一溝道區(qū)域上，且藉由第一絕緣阻障而與第一溝道區(qū)域分隔。一柵極置于電荷存儲(chǔ)層上，且藉由第二絕緣阻障而與電荷存儲(chǔ)層分隔。具有第一傳導(dǎo)性半導(dǎo)體的第二溝道區(qū)域，置于第二位線的右側(cè)，并與第二位線形成一接面，具有第一傳導(dǎo)性半導(dǎo)體的第三位線，置于第二溝道區(qū)域的右側(cè)，并與第二溝道區(qū)域形成一接面，具有相反傳導(dǎo)性半導(dǎo)體的第三溝道區(qū)域，置于第三位線的右側(cè)，并與第三位線形成一接面，且具有第一傳導(dǎo)性半導(dǎo)體的預(yù)先充電位線，位于第三溝道區(qū)域的右側(cè)。一字線控制電路，操作為耦合一高電壓至柵極，且一位線控制電路操作為i)將第一位線耦合至地線；ii)將一高電壓耦合至第二位線；iii)隔絕第三位線，使得其電位僅受，其與第二溝道區(qū)域與第三溝道區(qū)域的接面所影響；及iv)將一高電壓耦合至預(yù)先充電位線。一電流傳感器電路藉由檢測(cè)第二位線的電流，檢測(cè)存儲(chǔ)于電荷存儲(chǔ)層的電荷狀態(tài)。
于本發(fā)明第三目的的第一具體實(shí)施例，預(yù)先充電位線可為第四位線，其與第三溝道區(qū)域形成一接面，且僅藉由第三溝道區(qū)域與第三位線分隔。與第一具體實(shí)施例一致，該陣列進(jìn)一步包含i)具有相反傳導(dǎo)性半導(dǎo)體的第四溝道區(qū)域，且置于第四位線的右側(cè)，并與第四位線形成一接面；及ii)具有第一傳導(dǎo)性半導(dǎo)體的第二預(yù)先充電位線，該第二預(yù)先充電位線為第五位線，即位于第四溝道區(qū)域的右側(cè)，并與第四溝道區(qū)域形成一接面。位線控制電路可進(jìn)一步提供施加一高電壓至第二預(yù)先充電位線。
于本發(fā)明第三目的的第二具體實(shí)施例，該陣列進(jìn)一步包含i)具有第一傳導(dǎo)性半導(dǎo)體的第四位線，且置于第三溝道區(qū)域的右側(cè)，并與第三溝道區(qū)域形成一接面；及ii)具有相反傳導(dǎo)性半導(dǎo)體的第四溝道區(qū)域，且置于第四位線的右側(cè)，并與第四位線形成一接面。預(yù)先充電位線為第五位線，即位于第四位線右側(cè)，且僅藉由第四溝道區(qū)域與第四位線分隔。且位線控制電路可進(jìn)一步提供隔絕第四位線，使得其電位僅受其與第三溝道區(qū)域與第四溝道區(qū)域的接面所影響。
此外，該陣列可包含i)具有相反傳導(dǎo)性半導(dǎo)體的第五溝道區(qū)域，且置于第五位線的右側(cè)，并與第五位線形成一接面；及ii)具有第一傳導(dǎo)性半導(dǎo)體的第二預(yù)先充電位線，且為第六位線，且位于第五溝道區(qū)域右側(cè)，并與第五溝道區(qū)域形成一接面。位線控制電路可進(jìn)一步提供施加一高電壓至第二預(yù)先充電位線。
于本發(fā)明第三目的的第四具體實(shí)施例，一電壓控制電路可提供i)施加相對(duì)于第一位線的一正電壓偏壓至第二位線；ii)施加相對(duì)于第一位線的一正電壓偏壓至字線；iii)施加相對(duì)于第二位線的一中性電壓偏壓至預(yù)先充電位線；及iv)隔絕第三位線，使得其電位僅受其與每個(gè)第二溝道區(qū)域與第三溝道區(qū)域的接面所影響。
為更加了解本發(fā)明與其它及進(jìn)一步目的，茲參考下列說(shuō)明，并連同伴隨附圖，且其范疇將于所附權(quán)利要求中指出。


圖1為先前技術(shù)已知的電介質(zhì)內(nèi)存單元陣列的概要截面附圖；圖2為根據(jù)本發(fā)明一具體實(shí)施例的電介質(zhì)內(nèi)存單元陣列的概要方塊附圖；圖3為圖2的電介質(zhì)內(nèi)存單元陣列的概要截面附圖；圖4a圖為表示陣列控制電路示范操作的一狀態(tài)機(jī)附圖；及圖4b為一表格，表示根據(jù)本發(fā)明的陣列控制電路的示范操作具體
具體實(shí)施例方式
現(xiàn)在將參考附圖，詳細(xì)描述本發(fā)明。于各附圖中，相同參考數(shù)字用于表示相同組件。此外，附圖未依比例繪制，且一些細(xì)微結(jié)構(gòu)的大小，乃因清晰顯示目的，故意繪制較大。
圖2以方塊圖形式，顯示雙位電介質(zhì)內(nèi)存單元陣列40的一示范具體實(shí)施例。陣列40包含制造于一結(jié)晶半導(dǎo)體基板上的多個(gè)雙位電介質(zhì)內(nèi)存單元48、一陣列控制電路62、及一電流感測(cè)電路66。雙位電介質(zhì)內(nèi)存單元48的陣列安排為矩陣形式，具有在基板42內(nèi)的多晶硅字線210至213的水平列，及位線擴(kuò)散區(qū)200至205與溝道區(qū)域50交替的垂直行。于一行內(nèi)的每個(gè)內(nèi)存單元48，與該行內(nèi)的其它內(nèi)存單元48，共享相同溝道區(qū)域50，及與溝道區(qū)域相鄰的兩位線。一列內(nèi)的每個(gè)內(nèi)存單元48，與該列內(nèi)的其它內(nèi)存單元48，共享相同字線72。
不參考共享一共同字線211的一列雙位電介質(zhì)內(nèi)存單元的截面附圖，如圖3與圖2中所示。需了解多晶硅字線211，用以于該列每個(gè)內(nèi)存單元48上結(jié)構(gòu)以形成一控制柵極60。位線擴(kuò)散區(qū)200至206具有與溝道區(qū)域50相反的半導(dǎo)體傳導(dǎo)性，使得位線擴(kuò)散區(qū)200至206對(duì)于該行的每個(gè)內(nèi)存單元，形成一源極區(qū)域與一漏極區(qū)域。于n-mos裝置的范例，溝道區(qū)域50為n型半導(dǎo)體，例如稍微植入電子施體雜質(zhì)，例如砷的結(jié)晶硅，且位線擴(kuò)散區(qū)200至206為p型半導(dǎo)體，例如植入電洞施體雜質(zhì)，例如硼的結(jié)晶硅。
溝道區(qū)域50上為第一絕緣阻障或隧道層54，其可包含二氧化硅。隧道層54的厚度約于50至150埃范圍。具有較窄厚度區(qū)域的具體實(shí)施例，包含隧道層54厚度約于60至90埃范圍，甚至更窄，隧道層54厚度約于70至80埃范圍。
隧道層上為電荷捕獲層56，其包含源極電荷捕獲區(qū)域或源極位62，與漏極電荷捕獲區(qū)域或漏極位64，每個(gè)存儲(chǔ)一中性電荷，表示未編程狀態(tài)，或一負(fù)電荷，表示編程狀態(tài)。電荷捕獲層56可包含具有適當(dāng)電荷捕獲特性的氮化物化合物，且厚度約為20至100埃量級(jí)。于示范具體實(shí)施例，氮化物化合物可由Si2N4、Si3N4與SiOxN4構(gòu)成的群組中選擇。
電荷捕獲層56上為上電介質(zhì)層58。上電介質(zhì)層58可為二氧化硅，或可為介電常數(shù)大于二氧化硅的材料(例如，高K材料)。于一較佳具體實(shí)施例，高K材料可由Al2O3、HfSixOy、HfO2、ZrO2、與ZrXiXOy與其它具有相似高介電常數(shù)的其它材料群組中選擇。若上電介質(zhì)層58為二氧化硅，層58厚度可為60至100埃?；蛘撸羯想娊橘|(zhì)層58為高K材料，其電子厚度可為60至100埃，且其實(shí)體厚度約可于70至130埃范圍內(nèi)。具有較窄厚度區(qū)域的一具體實(shí)施例，包含厚度約于80至120埃范圍內(nèi)的上電介質(zhì)層58，且甚至更窄，為厚度約90至100埃的上電介質(zhì)層58。
上電介質(zhì)層58之上為字線211，于一列內(nèi)每個(gè)內(nèi)存單元48上形成柵極60。于示范具體實(shí)施例，柵極60可包含厚度約為4,000埃的多晶硅。字線211耦合至字線控制電路46。
陣列控制電路包含一字線控制電路46、一位線控制電路44、一電壓分配器電路64、至操作電源(Vcc)70的一耦合、與至地線68的一耦合。于操作時(shí)，陣列控制電路62操作為選擇性地耦合每個(gè)字線210至213，與每個(gè)位線200至205，至由電壓分配器64所提供的一電壓，或接地(或?qū)⒆志€210至213或位線200至205，與所有電壓源和地線隔絕，使得電位僅受陣列40的其它結(jié)構(gòu)的電子交互作用所影響)。該耦合為使得陣列40內(nèi)的每個(gè)源極電荷捕獲區(qū)域62，與每個(gè)漏極電荷捕獲區(qū)域64皆可擦除，選擇性地編程，與選擇性地讀取。陣列控制電路62亦可操作為將選擇的位線(例如位線202)，耦合至電流傳感器66，而得以測(cè)量選擇的位線202的電流，以指示一行內(nèi)存單元內(nèi)，內(nèi)存單元48選擇的源極電荷捕獲區(qū)域62，或漏極電荷捕獲區(qū)域64的編程狀態(tài)，其中此選擇的位線202為源極或漏極。
電流傳感器66可利用已知電路，以感測(cè)藉由位線控制電路44，耦合至電流傳感器66的選擇位線202上電流。感測(cè)的電流表示所選擇的源極電荷捕獲區(qū)域62，或漏極電荷捕獲區(qū)域64其中的一的編程狀態(tài)，當(dāng)可施加電位藉由陣列控制電路62，耦合至可施加字線與位線，以讀取選擇的電荷捕獲區(qū)域，如此處所更詳細(xì)描述。
陣列控制電路現(xiàn)在連同圖2與圖3說(shuō)明第4a圖，陣列控制電路62操作于三種狀態(tài)編程狀態(tài)76，其中電荷選擇性地存儲(chǔ)于選擇的其中的一內(nèi)存單元48(例如選擇的內(nèi)存單元49)的源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64；讀取狀態(tài)78，其中存儲(chǔ)的電荷由選擇的其中的一內(nèi)存單元48的源極電荷捕獲區(qū)域62，或漏極電荷捕獲區(qū)域62中檢測(cè)，以重現(xiàn)最初存儲(chǔ)于此一電荷捕獲區(qū)域的資料；及擦除狀態(tài)78，其中存儲(chǔ)于一個(gè)或多個(gè)內(nèi)存單元48內(nèi)，電荷捕獲區(qū)域62與64的電荷，于編程狀態(tài)76再編程前移除。
當(dāng)于編程狀態(tài)76，源極電荷捕獲區(qū)域62，藉由使用熱電子注入技術(shù)，將電子注入源極電荷捕獲區(qū)域62而編程。更具體地，陣列控制電路62將位線200至206與字線210至213耦合至各種電位(例如，由電壓分配器64與地線68所提供)，當(dāng)施加一高電壓至控制柵極60時(shí)，施加一高源極對(duì)漏極偏壓。例如，對(duì)于選擇的內(nèi)存單元49，此可藉由位線控制電路44，將表示選擇的內(nèi)存單元49的漏極區(qū)域的位線202，耦合至地線68，并將表示選擇的內(nèi)存單元49的源極區(qū)域的位線201，耦合至來(lái)自電壓分配器64的約5伏特電壓源而達(dá)成。同時(shí)，字線控制電路46將表示選擇的內(nèi)存單元49的控制柵極60的字線211，耦合至來(lái)自電壓分配器64的約10伏特電壓源。于控制柵極60的電壓將選擇的內(nèi)存單元49的溝道區(qū)域50反轉(zhuǎn)，同時(shí)高源極對(duì)漏極偏壓，將電子由漏極區(qū)域位線202吸引并加速，進(jìn)入朝向源極區(qū)域位線201的溝道區(qū)域50。
電子獲得的4.5電子伏特至5電子伏特動(dòng)能，高于克服溝道區(qū)域50/隧道層54接口的3.1電子伏特至3.5電子伏特能量阻障，且當(dāng)電子加速朝向源極區(qū)域201時(shí)，由控制柵極60上的高電壓產(chǎn)生的電場(chǎng)，改變電子朝向源極電荷捕獲區(qū)域62。橫越接口進(jìn)入源極電荷捕獲區(qū)域62的這些電子，仍舊限制于電荷捕獲層56內(nèi)，以作為稍后讀取。
相似地，藉由使用熱電子注入技術(shù)，將電子注入漏極電荷捕獲區(qū)域64，而編程漏極電荷捕獲區(qū)域64。更具體地，陣列控制電路62將位線200至206與字線210至213耦合至各種電位(例如由電壓分配器64與地線68所提供)，當(dāng)施加一高電壓至控制柵極60時(shí)，施加一高漏極對(duì)源極偏壓。例如，再次對(duì)于選擇的內(nèi)存單元49，此可藉由位線控制電路44，將表示選擇的內(nèi)存單元49的源極區(qū)域的位線201，耦合至地線68，且位線控制電路44，將表示選擇的內(nèi)存單元49的漏極區(qū)域的位線202，耦合至來(lái)自電壓分配器64的約5伏特電壓源而達(dá)成。同時(shí)，字線控制電路46，將表示選擇的內(nèi)存單元49的控制柵極60的字線211，耦合至來(lái)自電壓分配器64的約10伏特電壓源。于控制柵極60的電壓將溝道區(qū)域50反轉(zhuǎn)，同時(shí)高漏極對(duì)源極偏壓，將電子由源極區(qū)域位線201，吸引并加速進(jìn)入朝向漏極區(qū)域位線202的溝道區(qū)域50。
再次，電子獲得的4.5電子伏特至5電子伏特動(dòng)能，充份高于克服溝道區(qū)域52/隧道層54接口的3.1電子伏特至3.5電子伏特能量阻障，且當(dāng)電子加速朝向漏極區(qū)域52時(shí)，由控制柵極60上的高電壓產(chǎn)生的電場(chǎng)，改變電子朝向漏極電荷捕獲區(qū)域64。
當(dāng)于擦除狀態(tài)74，陣列控制電路可將可應(yīng)用的位線200至206與字線210至213，耦合至可施加電位，使得多個(gè)內(nèi)存單元48的源極電荷捕獲區(qū)域62與漏極電荷捕獲區(qū)域64，使用熱電洞注入技術(shù)，或藉由將電子由電荷捕獲層56穿隧至柵極60而擦除。此兩技術(shù)于本技術(shù)皆為已知。
當(dāng)于讀取狀態(tài)78，檢測(cè)于選擇的源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64中，出現(xiàn)的捕獲電子(例如，負(fù)電荷表示編程狀態(tài))?？芍谠礃O電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64出現(xiàn)捕獲電子，將影響此一電荷捕獲區(qū)域下的溝道區(qū)域50內(nèi)的消耗。就本身而言，于源極電荷捕獲區(qū)域62或漏極電荷捕獲區(qū)域64出現(xiàn)捕獲電子，影響場(chǎng)效應(yīng)晶體管(FET)的臨界電壓，其特征為控制柵極60、位線擴(kuò)散區(qū)200至206作為一源極區(qū)域、且位線擴(kuò)散區(qū)200至206作為一漏極區(qū)域。因此，可讀取雙位內(nèi)存單元48的每位，或更具體地，存儲(chǔ)于每個(gè)源極電荷捕獲區(qū)域62與漏極電荷捕獲區(qū)域64的出現(xiàn)電子，可藉由FET的操作而檢測(cè)。
尤其，存儲(chǔ)于選擇的內(nèi)存單元49的源極電荷捕獲區(qū)域62的出現(xiàn)電子，可藉由施加一正電壓至控制柵極60，及一較小正電壓至作為漏極區(qū)域的位線202，同時(shí)作為源極區(qū)域的位線201耦合至地線68，而予檢測(cè)。接著測(cè)量作為漏極區(qū)域的位線202的電流。假設(shè)于測(cè)量時(shí)具有適當(dāng)電壓與臨界值(并假設(shè)與選擇的內(nèi)存單元49相同列內(nèi)，無(wú)來(lái)自相鄰內(nèi)存單元48的電流泄漏，并假設(shè)與選擇的內(nèi)存單元49相同行內(nèi)，無(wú)來(lái)自?xún)?nèi)存單元48的電流泄漏)，若有電子捕獲于源極電荷捕獲區(qū)域62內(nèi)，則于構(gòu)成漏極區(qū)域的位2202，將測(cè)量不到電流(或至少無(wú)高于臨界值的電流)。否則，若源極電荷捕獲區(qū)域62為電中性(例如，無(wú)捕獲電荷)，接著將有一可測(cè)量電流，流入作為漏極區(qū)域的位線。相似地，存儲(chǔ)于漏極電荷捕獲區(qū)域64內(nèi)的表現(xiàn)電子，可藉由相同方法檢測(cè)，且僅相反作為源極區(qū)域的位線202，與作為漏極區(qū)域的位線。
可知來(lái)自與選擇的內(nèi)存單元49相同列相鄰內(nèi)存單元48的電流泄漏，可能影響正確讀取。第4b圖的表格表示出現(xiàn)來(lái)自相鄰內(nèi)存單元48的可能電流泄漏時(shí)，對(duì)于讀取源極電荷捕獲區(qū)域62，陣列控制電路62操作的四個(gè)示范具體實(shí)施例80、82、84與86。相同具體實(shí)施例可用于讀取漏極電荷捕獲區(qū)域64，乃根據(jù)上述，藉由反轉(zhuǎn)施加至每個(gè)表示源極區(qū)域與漏極區(qū)域的位線的電位。
連同圖3參照第4b圖的表格，示范具體實(shí)施例80包含字線控制電路46，將與欲讀取的選擇內(nèi)存單元49相關(guān)的字線211，耦合至來(lái)自電壓分配器64的約10伏特的柵極電壓源，同時(shí)將相鄰字線210與212耦合至地線68。位線控制電路44將含有欲讀取的選擇內(nèi)存單元4的源極區(qū)域的位線201，耦合至地線68。位線控制電路44，進(jìn)一步將含有欲讀取的選擇內(nèi)存單元49的漏極區(qū)域的位線202，耦合至來(lái)自電壓分配器64的一高電壓源，其為大于接地，且小于或等于柵極電壓的一正電壓(例如，漏極位線202對(duì)于柵極60的電壓具有中性偏壓，且對(duì)于源極位線201具有正偏壓，同時(shí)柵極60對(duì)于源極位線201具有正偏壓)。例如，若欲讀取選擇內(nèi)存單元49的源極位62，則位線控制電路將位線201耦合至地線68，且將位線202耦合至高電壓。
于讀取選擇內(nèi)存單元49的源極位62的范例，位線控制電路44將漏極位線右側(cè)的下一位線(例如位線203)隔絕，使得其電位浮動(dòng)，同時(shí)僅受其與位線203相反側(cè)的每個(gè)溝道區(qū)域50的接面所影響。
位線控制電路將位線203右側(cè)的下一位線(例如，位線204)，耦合至高電壓源，使得其對(duì)于控制柵極60上的電壓為中性偏壓，且相對(duì)于源極位線201為正偏壓。因?yàn)槲痪€204耦合至高電壓源，故其可稱(chēng)為預(yù)先充電位線。
示范具體實(shí)施例82包含字線控制電路46，將與欲讀取的選擇內(nèi)存單元49相關(guān)的字線211，耦合至來(lái)自電壓分配器64的柵極電壓，同時(shí)將相鄰字線210與212耦合至地線68。位線控制電路44將含有選擇內(nèi)存單元49的源極區(qū)域的位線201，耦合至地線68，并將含有選擇內(nèi)存單元49的漏極區(qū)域的位線202，耦合至來(lái)自電壓分配器64的高電壓。
位線控制電路44將漏極位線202右側(cè)的下一位線(例如，隔絕位線203)隔絕，使得其電位浮動(dòng)，同時(shí)僅受其與位線203相反側(cè)的每個(gè)溝道區(qū)域50接面所影響。
位線控制電路44將浮動(dòng)位線203右側(cè)下兩個(gè)位線(例如204與205)，耦合至高電壓源，使得這些預(yù)先充電位線，相對(duì)于控制柵極60電壓為中性偏壓，且相對(duì)于源極位線201的電壓為正偏壓。
示范具體實(shí)施例84包含字線控制電路46，將與欲讀取的選擇內(nèi)存單元49相關(guān)的字線211，耦合至來(lái)自電壓分配器64的柵極電壓，同時(shí)將相鄰字線210與212耦合至地線68。位線控制電路44將含有選擇內(nèi)存單元49的源極區(qū)域的位線201，耦合至地線68，并將含有選擇內(nèi)存單元49的漏極區(qū)域的位線202，耦合至來(lái)自電壓分配器64的高電壓。
位線控制電路44，將漏極位線右側(cè)的下兩位線隔絕(例如，隔絕位線203與204)，使得其每個(gè)電位浮動(dòng)，同時(shí)僅受其與相反側(cè)每一溝道區(qū)域50的接面所影響。
位線控制電路，將兩浮動(dòng)位線203與204右側(cè)的下一位線(例如205)，耦合至高電壓源，使得此預(yù)先充電位線相對(duì)于控制柵極60的電壓為中性偏壓，且相對(duì)于源極位線201的電壓為高偏壓。
示范具體實(shí)施例86包含字線控制電路46，將欲讀取的選擇內(nèi)存單元49相關(guān)的字線211，耦合至來(lái)自電壓分配器64的柵極電壓源，同時(shí)將相鄰字線210與212耦合至地線。位線控制電路44，將含有選擇內(nèi)存單元49的源極區(qū)域的位線201，耦合至地線，并將含有選擇內(nèi)存單元49的漏極區(qū)域的位線202，耦合至來(lái)自電壓分配器64的高電壓源。
位線控制電路44，將漏極位線右側(cè)的下兩位線隔絕(例如，隔絕位線203與204)，使得其每個(gè)電位浮動(dòng)，同時(shí)僅受其與相反側(cè)每個(gè)溝道區(qū)域50的接面所影響。
位線控制電路，將浮動(dòng)位線203與204右側(cè)的下兩位線(例如205與206)，耦合至高電壓源，使得這些預(yù)先充電位線相對(duì)于控制柵極60的電壓為中性偏壓，且相對(duì)于源極位線201的電壓為高偏壓。
總結(jié)上述，考慮到來(lái)自相鄰內(nèi)存單元的可能電流泄漏，本發(fā)明的由雙位電介質(zhì)內(nèi)存單元讀取資料的方法，乃提供更正確的讀取。雖然本發(fā)明以某些較佳具體實(shí)施例顯示與描述，但是熟知此項(xiàng)技術(shù)的人上可知，于閱讀與了解本說(shuō)明書(shū)后，可產(chǎn)生均等物與修改。例如，雖然陣列的內(nèi)存單元，實(shí)質(zhì)地以形成于硅基板上的平面結(jié)構(gòu)顯示，但是可了解本發(fā)明可應(yīng)用于平面、鰭狀、和其它電介質(zhì)內(nèi)存單元結(jié)構(gòu)，其可形成于適當(dāng)半導(dǎo)體基板上，例如包含大型硅半導(dǎo)體基板，絕緣層上覆硅(SOI)半導(dǎo)體基板，藍(lán)寶石上覆硅(SOS)半導(dǎo)體基板，及由本技術(shù)已知的其它材料形成的半導(dǎo)體基板。本發(fā)明包含所有此類(lèi)均等物與修改，且僅由下列權(quán)利要求的范圍所限制。
權(quán)利要求
1.一種檢測(cè)存儲(chǔ)于一雙位電介質(zhì)內(nèi)存單元48的陣列40內(nèi)，第一雙位電介質(zhì)內(nèi)存單元49的一源極電荷存儲(chǔ)區(qū)域62的電荷的方法，該方法包含將與該第一內(nèi)存單元49的一溝道區(qū)域50形成源極接面的第一位線201接地，該溝道區(qū)域50位于該第一位線201的右側(cè)；施加一高電壓至該第一內(nèi)存單元49的一柵極60；施加一高電壓至與該溝道區(qū)域50形成漏極接面的第二位線202，該第二位線202位于該第一位線201的右側(cè)，且位于該溝道區(qū)域50的右側(cè)；隔絕第三位線203，使得其電位僅受其與第二溝道區(qū)域50與第三溝道區(qū)域50的接面所影響；該第三位線203位于該第二位線202的右側(cè)，且僅由位于其中的該第二溝道區(qū)域50與該第二位線202分隔；該第三溝道區(qū)域50位于該第三位線203的右側(cè)；施加一高電壓至一預(yù)先充電位線，該預(yù)先充電位線位于該第三位線203的右側(cè)；以及檢測(cè)于該第二位線202的電流。
2.如權(quán)利要求1所述的方法，其中該預(yù)先充電位線為第四位線204，即該第三位線203右側(cè)的該下一位線，且僅由位于其中的該第三溝道區(qū)域50與該第三位線203分隔。
3.如權(quán)利要求2所述的方法，進(jìn)一步包含施加一高電壓至第二預(yù)先充電位線，該第二預(yù)先充電位線為第五位線205，即該第四位線204右側(cè)的該下一位線，且僅由位于其中的第四溝道區(qū)域50與該第四位線204分隔。
4.如權(quán)利要求1所述的方法，進(jìn)一步包含隔絕一第四位線204，即該第三位線203右側(cè)的該下一位線，使得其電位僅受其與位于該第四位線204相對(duì)側(cè)的該第三溝道區(qū)域50與第四溝道區(qū)域50的接面所影響；以及其中該預(yù)先充電位線為第五位線204，即該第四位線204右側(cè)的該下一位線，且僅由位于其中的該第四溝道區(qū)域50與該第四位線204分隔。
5.如權(quán)利要求4所述的方法，進(jìn)一步包含施加一高電壓至第二預(yù)先充電位線，該第二預(yù)先充電位線為第六位線206，即該第五位線205右側(cè)的該下一位線，且僅由位于其中的第五溝道區(qū)域50與該第五位線205分隔。
6.一種雙位電介質(zhì)內(nèi)存單元48的陣列40，該陣列40包含具有第一傳導(dǎo)性半導(dǎo)體的第一位線201；具有相反傳導(dǎo)性半導(dǎo)體的第一溝道區(qū)域50，該第一溝道區(qū)域50與該第一位線201形成一接面；位于該第一溝道區(qū)域50上的一電荷存儲(chǔ)層56，且藉由第一絕緣阻障54與該第一溝道區(qū)域50分隔；位于該電荷存儲(chǔ)層56上形成一柵極60的字線211，且藉由第二絕緣阻障58與該電荷存儲(chǔ)層56分隔；具有該第一傳導(dǎo)性半導(dǎo)體的第二位線202，位于該溝道區(qū)域50的右側(cè)，并與該溝道區(qū)域50形成一接面；具有該第一傳導(dǎo)性半導(dǎo)體的第二溝道區(qū)域50，位于該第二位線202的右側(cè)，并與該第二位線202形成一接面；具有該第一傳導(dǎo)性半導(dǎo)體的第三位線203，位于該第二溝道區(qū)域50的右側(cè)，并與該第二溝道區(qū)域50形成一接面；具有該相反傳導(dǎo)性半導(dǎo)體的第三溝道區(qū)域50，位于該第三位線203的右側(cè)，并與該第三位線203形成一接面；具有該第一傳導(dǎo)性半導(dǎo)體的一預(yù)先充電位線，并置于該第三溝道區(qū)域203的右側(cè)；一字線控制電路46，以施加一高電壓至該柵極60；一位線控制電路44，用以將該第一位線201耦合至地線68；施加一高電壓至該第二位線202；隔絕該第三位線203，使得其電位僅受其與該第二溝道區(qū)域50與該第三溝道區(qū)域50的接面所影響；施加一高電壓至該預(yù)先充電位線；以及一電流傳感器電路66，以藉由檢測(cè)于該第二位線202的電流，檢測(cè)存儲(chǔ)于該電荷存儲(chǔ)層56的電荷的該狀態(tài)。
7.如權(quán)利要求6所述的內(nèi)存單元48的陣列40，其中該預(yù)先充電位線為第四位線204，與該第三溝道區(qū)域50形成一接面，且僅由該第三溝道區(qū)域50與該第三位線203分隔。
8.如權(quán)利要求7所述的內(nèi)存單元48的陣列40，進(jìn)一步包含具有該相反傳導(dǎo)性半導(dǎo)體的第四溝道區(qū)域50，位于該第四位線204的右側(cè)，并與該第四位線204形成一接面；具有該第一傳導(dǎo)性半導(dǎo)體的第二預(yù)先充電位線，該第二預(yù)先充電位線為第五位線305，位于該第四溝道區(qū)域50的右側(cè)，并與該第四溝道區(qū)域50形成一接面；且其中該位線控制電路44進(jìn)一步提供，施加一高電壓至該第二預(yù)先充電位線。
9.如權(quán)利要求6所述的內(nèi)存單元48的陣列40進(jìn)一步包含具有該第一傳導(dǎo)性半導(dǎo)體的第四位線204，位于該第三溝道區(qū)域50的右側(cè)，并與該第三溝道區(qū)域50形成一接面；具有該相反傳導(dǎo)性半導(dǎo)體的第四溝道區(qū)域50，位于該第四位線204的右側(cè)，并與該第四位線204形成一接面；其中該預(yù)先充電位線為第五位線205，位于該第四位線204的右側(cè)，且僅由該第四溝道區(qū)域50與該第四位線204分隔；該位線控制電路進(jìn)一步提供，隔絕該第四位線204，使得其電位僅受其與該第三溝道區(qū)域50與該第四溝道區(qū)域50的接面所影響。
10.如權(quán)利要求9所述的內(nèi)存單元48的陣列40，進(jìn)一步包含具有該相反傳導(dǎo)性半導(dǎo)體的第五溝道區(qū)域50，位于該第五位線205的右側(cè)，并與該第五位線205形成一接面；具有該第一傳導(dǎo)性半導(dǎo)體的第二預(yù)先充電位線，且為第六位線206，位于該第五溝道區(qū)域50的右側(cè)，并與該第五溝道區(qū)域50形成一接面；及其中該位線控制電路進(jìn)一步提供，施加一高電壓至該第二預(yù)先充電位線。
全文摘要
一種檢測(cè)存儲(chǔ)于雙位電介質(zhì)內(nèi)存單元(48)的陣列(40)內(nèi)，第一雙位電介質(zhì)內(nèi)存單元(49)的電荷存儲(chǔ)區(qū)域(62)的電荷的方法，包含將與第一內(nèi)存單元(49)的溝道區(qū)域(50)形成一源極接面的第一位線(201)，耦合至地線(68)。一高電壓施加至第一內(nèi)存單元(49)的柵極(60)與第二位線(202)，即第一位線(201)右側(cè)的下一位線，且僅藉由溝道區(qū)域(50)與第一位線(201)分隔。隔絕第三位線(203)，即第二位線(202)右側(cè)的下一位線，使得其電位僅受其與位于第三位線(203)相反側(cè)的第二溝道區(qū)域(50)與第三溝道區(qū)域(50)間的接面所影響。一高電壓施加至預(yù)先充電位線，位于第三位線(203)的右側(cè)，并檢測(cè)于第二位線(202)的電流，以決定第一內(nèi)存單元(49)的源極位(62)的編程狀態(tài)。
文檔編號(hào)G11C16/06GK1706000SQ03825514
公開(kāi)日2005年12月7日 申請(qǐng)日期2003年7月24日 優(yōu)先權(quán)日2002年12月2日
發(fā)明者Y·何, Z·劉, M·W·蘭多夫, E·F·朗尼恩, D·漢米爾頓, P-L·陳, B·Q·李 申請(qǐng)人:先進(jìn)微裝置公司