專利名稱：分裂棚極多位存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上是關(guān)于具有多位存儲單元的非易失性存儲裝置，尤 關(guān)于具有能夠由源極側(cè)接面而被編程的多位存儲單元的閃存裝置。
背景技術(shù)：
非易失性存儲裝置為通常使用之電子組件，其能夠儲存作為數(shù)據(jù) 之信息于多個存儲單元中，當(dāng)中斷對該存儲裝置之電力時，信息仍保 持儲存于該等存儲單元中。閃存裝置為非易失性存儲裝置，其能夠經(jīng) 由習(xí)知之編程和擦除技術(shù)而將信息儲存于存儲單元中。一些閃存裝置具有多位存儲單元，對于每一存儲單元可以儲存多 于一個位。舉例而言，習(xí)知之半導(dǎo)體/半導(dǎo)體上之氧化物-氮化物-氧化物(SONOS)型存儲裝置于一個存儲單元中能夠儲存二個位的數(shù)據(jù)。 此種SONOS存儲裝置之一種典型的編程技術(shù)為熱電子注入，該熱電子 注入涉及在特定持續(xù)期間施加適當(dāng)?shù)碾妷弘娢挥谘b置之柵極源極和漏 極，直到電荷儲存層累積電荷為止。雖然熱電子注入為可靠的編程技 術(shù)，但是它需要高的電壓電位和相對高的編程電流。高的電壓電位由 電荷泵產(chǎn)生，該等電荷泵占用存儲裝置內(nèi)之空間。相對高的編程電流 亦限制了能夠同時被編程之存儲單元之?dāng)?shù)目。因此，需要多位閃存裝置，其需要低的電壓電位和低的電流供編 程之用。而且，由下列本發(fā)明的詳細說明和附加的權(quán)利要求書及結(jié)合 所附圖式和本發(fā)明之此先前技術(shù)說明，本發(fā)明之其它所希望的特征和 特性將變得清楚。發(fā)明內(nèi)容本發(fā)明提供一種存儲單元，用于包括于較小電壓和電流之較快速 編程之改良的操作。該存儲單元包括擴散至襯底(substrate)中之源極 和漏極，和形成在該襯底中于該源極和漏極間之溝道區(qū)域。第一電荷
儲存層和第二電荷儲存層形成在襯底上該溝道區(qū)域之上，而柵極形成 在該源極、該漏極、該第一電荷儲存層和該第二電荷儲存層之上。該 溝道區(qū)域之中點位于距該源極和漏極相等距離處，而用于控制該溝道區(qū)域之中間部份(middle portion)之控制柵極形成在該溝道區(qū)域之中點 (midpoint)之上，該控制柵極位于該第一電荷儲存層和該第二電荷儲存 層之間距二者相等距離處并位于柵極之下方。電介質(zhì)材料將源極與柵 極分離，將漏極與柵極分離，及將該控制柵極與該第一電荷儲存層、 該第二電荷儲存層和該柵極分離。


通過參照所附之圖式可更了解本發(fā)明上述之說明，圖式中類似組 件標(biāo)有類似的組件符號，且其中圖1說明一種之習(xí)知之SONOS閃存單元；圖2為依照本發(fā)明之較佳實施例之多位閃存裝置之存儲單元結(jié) 構(gòu)之圖；圖3為依照本發(fā)明之較佳實施例之多位閃存裝置之存儲單元之 陣列之上視圖；以及圖4為本發(fā)明之另一實施例之存儲單元陣列之上視圖。 主要組件符號說明36 正常位38 互彬立100 剤^S112 特術(shù)摘114 源極116 漏極118 主體120 溝軀域126 下電介廳128 電荷儲存層、間隨牛130 上電介廳132 多離柵電極136第一電荷儲存單元138第二電荷儲存單元200存儲單元202襯底204源極206漏極208溝道區(qū)域210第一電介層212第二電介層214第一電荷儲存層216第二電荷儲存層218柵極220控制柵極222下電介層224第三電介層226第四電介層228第五電介層230、 240下氧化物電介層232、 242中間氮化物電荷俘層23《244 下氧化物電介質(zhì)層300陣列302字線304位線306控制柵極線308共同線310側(cè)400陣列402、 404控制柵極線406、 408共同線WL字線BL1、 BL2位線
具體實施方式
下列本發(fā)明之詳細說明本質(zhì)上僅為例示性，而并不意欲用來限制 本發(fā)明或限制本發(fā)明之應(yīng)用或使用。再者，并不意欲由本發(fā)明前述之 先前技術(shù)所示之任何原理或本發(fā)明之下列詳細說明而限定本發(fā)明。參照圖1， 一種習(xí)知之非易失性SONOS閃存裝置100，包括半 導(dǎo)體襯底112，在其中形成有源極114和漏極116。具有溝道區(qū)域120 之主體(body)118形成在源極114和漏極116之間。氧化物-氮化物-氧 化物(ONO)電介質(zhì)堆桟形成在主體118之上方。多晶硅柵電極(gate electrode)132形成在ONO堆棧之上。ONO堆棧包括底部(bottom)電介 質(zhì)層126、電荷儲存層128和頂部(top)電介質(zhì)層130。在電荷儲存層128 內(nèi)，多位閃存裝置100包括第一電荷儲存單元136和第二電荷儲存單 元138，有時分別稱作正常位(normal bit)和互補位(complementary bit)。 除了習(xí)知的非易失性SONOS存儲裝置100夕卜，SONOS閃存單元亦能 是平的結(jié)構(gòu)(planar structure),其中ONO層在核心陣列區(qū)域是連續(xù)的。 此種SONOS閃存單元不同于圖1中所示之習(xí)知的非易失性SONOS存 儲裝置100，在于該平的結(jié)構(gòu)中未有間隔件(spacer)128?？赏高^習(xí)知的技術(shù)通過施加適當(dāng)?shù)碾妷弘娢煌ㄟ^字線(WL)和 位線(BL1、 BL2)而編程、讀取和擦除存儲裝置100。通過熱電子注 入而編程此種SONOS存儲裝置包括于特定的持續(xù)期間施加適當(dāng)?shù)碾?壓電位至柵電極132、源極114和漏極116，直到電荷儲存層128累積 電荷為止。通過交換源極和漏極電壓，能夠編程同一存儲單元之第二 位。通過帶至帶(bandtoband)熱電洞(hole)注入，而完成于習(xí)知非易失 性SONOS存儲裝置100中之擦除。此種工藝揭示于美國專利第 6,215,702號中。參照圖2，繪示依照本發(fā)明之較佳實施例之多位閃存單元200之 結(jié)構(gòu)。存儲單元200包括擴散至襯底202中之源極204和漏極206。源 極204和漏極206具有形成于其間之溝道區(qū)域208。第一電介質(zhì)層210 形成于源極204之上，而第二電介質(zhì)層212形成于漏極206之上。存儲單元200之第一 電荷儲存層214形成于鄰接該第一 電介質(zhì)層 210之溝道區(qū)域208之部份之上，而第二電荷儲存層216形成于鄰接該 第二電介質(zhì)層212之溝道區(qū)域208之另一部份之上。柵極218形成于 源極210、漏極212、第一電荷儲存層214和第二電荷儲存層216之上。依照本發(fā)明之較佳實施例，控制柵極220形成于溝道區(qū)域208 之中間部分之上，亦即，形成于位于距源極204和漏極206相等距離 之溝道區(qū)域208之中點之上?？刂茤艠O220位于第一電荷儲存層214 和第二電荷儲存層216之間距兩者相等距離處并位于柵極218之下方。 控制柵極220形成于控制柵極底部電介質(zhì)層222之上，該底部電介質(zhì) 層222形成于襯底202上，該控制柵極220通過第三電介質(zhì)層224、第 四電介質(zhì)層226和第五電介質(zhì)層228組成之電介質(zhì)材料而與第一電荷 儲存層214、第二電荷儲存層216和柵極218分離。第三電介質(zhì)層224 形成在溝道區(qū)域208之一部份之上并鄰接該第一電荷儲存層214和控 制柵極底部電介質(zhì)層222。第四電介質(zhì)層226形成在溝道區(qū)域208之另 一部份之上并鄰接該控制柵極底部電介質(zhì)層222和第二電荷儲存層 216。第五電介質(zhì)層228形成在第三電介質(zhì)層224、第四電介質(zhì)層226 和控制柵極220之上，并在柵極218之下。第一電荷儲存層214和第二電荷儲存層216各由具有底部氧化物 電介質(zhì)層230、 240、中間氮化物電荷俘獲層232、 242和頂部氧化物電 介質(zhì)層234之ONO層所組成。氮化物電荷俘獲層232、 242具有足以 容納(accommodate)與氮化物之性質(zhì)相關(guān)聯(lián)之電荷分布寬度之氮化物之 電荷俘獲層長度(亦即，測量氮化物電荷俘獲層232從第一電介質(zhì)層 210至第三電介質(zhì)層224之長度，或測量氮化物電荷俘獲層242從第四 電介質(zhì)層226至第二電介質(zhì)層212之長度)，并且較佳是在150埃 (angstrom)和300埃之間。第一電介質(zhì)層210、第二電介質(zhì)層212、第三電介質(zhì)層224、第 四電介質(zhì)層226和第五電介質(zhì)層228之電介質(zhì)材料依于用來形成存儲 單元200之工藝而定可以是氧化物、氮化物或ONO電介質(zhì)材料。第三 電介質(zhì)層224和第四電介質(zhì)層226以依于工藝限制而定較佳為在70 至150埃之間之隔離電介質(zhì)厚度來分別分離控制柵極220與第一電荷 儲存層214和第二電荷儲存層216。柵極218較佳是由多晶硅組成。只 要隔離電介質(zhì)厚度大于70埃，則不必在意柵極218和控制柵極220之 間的漏電Cleakage)。
依照本發(fā)明之較佳實施例，控制柵極220系由多晶硅組成，并具 有從第三電介質(zhì)224至第四電介質(zhì)226測量的控制柵極寬度，和從底 部電介質(zhì)222至第五電介質(zhì)228測量的控制柵極厚度?？刂茤艠O寬度 和控制柵極厚度系依于工藝限制和控制柵極220之電阻而定?？刂茤?極寬度較佳是大于250埃且能影響編程效率?？刂茤艠O厚度較佳是介 于300埃至500埃之間?？刂茤艠O底部電介質(zhì)層222系由氧化物組成， 且依于工藝限制而定，較佳具有介于50埃至70埃之間之控制柵極氧 化物厚度(從襯底202至控制柵極220測量)。存儲單元200在一個存儲單元200中在第一電荷儲存層214和第 二電荷儲存層216能儲存二個位。本發(fā)明因為控制柵極220通過源極 側(cè)注入而非熱電子注入，而有利地允許于氮化物電荷俘獲層232、 242 中編程信息。雖然熱電子注入是可靠的編程技術(shù)，但是它需要高的電 壓電位和相對高的編程電流，因而具有低的編程效率。熱電子注入所 需之高的電壓電位由電荷泵產(chǎn)生，該等電荷泵占用存儲裝置內(nèi)之空間。 相對高的編程電流亦限制了能夠同時被編程之存儲單元之?dāng)?shù)目?？刂?柵極220于編程期間控制溝道區(qū)域208之中間部分，由此通過源極側(cè) 注入方式編程第一電荷儲存層214或第二電荷儲存層216而使信息能 儲存于存儲單元200中。源極側(cè)注入需要遠低于熱電子注入之編程電流，由此能達成頁編 程(page programming)(亦即，大數(shù)目之存儲單元被同時編程，經(jīng)由快 速頁編程達每秒一百兆位(one hundred megabits per second),而提供大 幅改良的存儲單元200之編程效率)。源極側(cè)注入亦需要較熱電子注 入為低的編程電壓，因此用于源極側(cè)注入之電荷泵小于用于熱電子注 入之電荷泵。習(xí)知的多位快閃SONOS存儲裝置于編程/擦除循環(huán)(cyding)中亦 受到電荷散布(charge spread)于正常位36與互補位38之間(圖1)。 實際上隔離之第一與第二電荷儲存層214、 216以及源極側(cè)注入編程于 信息之編程和擦除期間改良電子與電洞分布的重疊，并因此改良存儲 單元200之可靠度和數(shù)據(jù)保留。于由控制柵極220致能之第一與第二 電荷儲存層214、 216中之局部電荷儲存消除電荷散布至溝道208之中 間部分中，致使在整個循環(huán)中擦除動作不會慢下來，并且可能有較好
之?dāng)?shù)據(jù)保留。通過消除電荷散布于溝道208之中間部分，亦能減少互 補位干擾(當(dāng)?shù)诙槐痪幊虝r，對第一位之閾值電壓等級改變之影響)， 由此有利地允許較大之電壓閾值窗口(window)。圖3中繪示依照本發(fā)明之較佳實施例之多位閃存裝置之存儲單 元200之陣列300之上視圖。陣列300包括多條平行之字線302和多 條平行之位線304。該多條位線304系形成為垂直于字線302。各存儲 單元200之柵極218 (圖2)由陣列300之多條字線302的其中之一所 形成、或連接至或連接至陣列300之多條字線302的其中之一。以類 似的方式，各存儲單元200之源極204和漏極206 (圖2)由陣列300 之多條位線304的其中之一所形成、或連接至或連接至陣列300之多 條字線304的其中之一。依照本發(fā)明，多條控制柵極線306形成為彼此平行并平行于多條 位線304。各存儲單元200之控制柵極220 (圖2)由陣列300之多條 控制柵極線306的其中之一所形成、或連接至或連接至陣列300之多 條控制柵極線306的其中之一，而各多條控制柵極線306系連接至共 同線308。共同線系形成為平行于多條字線302并位于陣列300外之側(cè) (side)310上。因此，陣列300僅大于習(xí)知之多位閃存裝置之陣列一個 字線寬度，該一個字線寬度容納該共同線308。于操作中，通過在小于習(xí)知多位閃存裝置之編程所用之編程電壓 的源極側(cè)注入來編程電荷儲存層214、 216 (圖2)的其中之一，而將 信息儲存于存儲單元200之陣列300中。通過施加大約7至9伏特至 多條字線302的其中之一以及大約4伏特至多條位線304的其中之一 (該字線與位線相交于將被編程電荷儲存層214、 216)，而維持多條控 制柵極線306之電壓等級高于關(guān)聯(lián)于溝道208之編程閾值電壓1伏特 至2伏特之間，并浮置(floating)其它之多條字線302和位線304，而完 成編程。依照本發(fā)明用降低之編程電壓能完成頁編程，允許于多位閃 存裝置中數(shù)據(jù)儲存編程次數(shù)(times)具有對碼儲存所需之可靠度。于陣列300中存儲單元200之擦除相同于習(xí)知之多位閃存裝置中 之擦除操作在于施加大約5至6伏特于選擇之字線302和位線304。于 擦除操作期間，浮置控制柵極線306。對于讀取操^^，使控制柵極線偏 壓于高于溝道208 (圖2)之閾值電壓大約2伏特；施加大約4伏特至 選擇之字線302和施加大約1伏特至選擇之位線304(相似于習(xí)知之多 位閃存裝置之讀取操作)。于存儲單元200之讀取期間鄰接的位線304 之間之漏電流以習(xí)知方式于讀取之前通過預(yù)先充電存儲單元200而完 成。本發(fā)明于讀取操作期間能用控制柵極220來關(guān)斷(tum off)鄰接的位 線304之間之漏電路徑而有利地消除了于讀取操作期間所需之預(yù)先充 電。同樣地，能發(fā)現(xiàn)對于編程操作和讀取操作二者能通過偏壓多條控 制柵極線于高于溝道208閾值電壓大約2伏特，而簡化陣列300之譯 碼。參照圖4，本發(fā)明之替代實施例繪示存儲單元200之陣列400。 陣列400通過交替地(altematively)連接多條控制柵極線402、 404至二 條共同線406、 408而有利地減少從多條位線304中之相鄰者來之漏電 流，該二條共同線406、408形成為平行于多條字線302并位于陣列400 外之二側(cè)(平行且相對于側(cè)310之側(cè)及側(cè)310)上。多條交替控制柵極 線402、 404中之交替者(alternate ones)分別連接到交替的二條共同線 406、 408，由此幫助減少鄰接的控制柵極線406、 408之間的漏電流， 并增加陣列400之大小僅大于習(xí)知多位閃存裝置之陣列二個字線的寬 度。雖然于本發(fā)明之上述詳細說明中已示出了至少一個實施范例，但 是應(yīng)該了解存在有許多之變化。亦應(yīng)了解實施范例或各實施例僅作范 例用，而并不意欲以任何方式限制本發(fā)明之范圍、應(yīng)用、或組構(gòu)。實 則，上述詳細說明將提供熟悉此項技術(shù)者執(zhí)行本發(fā)明之實施范例方便 的指引。將了解到可在所述實施范例中組件之功能和配置上作各種的 改變，而不會偏離本發(fā)明于所附的權(quán)利要求書中訴求的范圍。
權(quán)利要求
1.一種存儲單元(200)，包括源極(204)和漏極(206)，擴散至襯底(202)中，該源極(204)和該漏極(206)之間具有溝道區(qū)域(208)，該溝道區(qū)域(208)的中點位于距該源極(204)和該漏極(206)相等距離處；第一電荷儲存層(214)和第二電荷儲存層(216)，形成在該襯底(202)上該溝道區(qū)域(208)之上；柵極(218)，形成在該源極(204)、該漏極(206)、該第一電荷儲存層(214)和該第二電荷儲存層(216)之上；控制柵極(220)，形成在該溝道區(qū)域(208)的該中點之上，用以控制該溝道區(qū)域的中間部份，該控制柵極(220)位于該第一電荷儲存層(214)和該第二電荷儲存層之間距二者相等距離處，并位于該柵極(218)的下方；以及電介質(zhì)材料(210、212、224、226、228)，將該源極(204)與該柵極(218)分離，將該漏極(206)與該柵極(218)分離，及將該控制柵極(220)與該第一電荷儲存層(214)、該第二電荷儲存層(216)和該柵極(218)分離。
2. 如權(quán)利要求1所述的存儲單元(200)，還包括控制柵極底部電介 質(zhì)層(222),形成在該控制柵極(220)與該襯底(202)之間。
3. 如權(quán)利要求1所述的存儲單元(200)，其中該第一電荷儲存層(214)為由氧化物的底部電介質(zhì)層(230)、中間氮化物電荷俘 獲層(232)和氧化物的頂部電介質(zhì)層(234)所組成的0N0層， 其具有長度為150埃至300埃之間的氮化物電荷俘獲層。
4. 如權(quán)利要求1所述的存儲單元(200)，其中該第二電荷儲存層(216)為由氧化物的底部電介質(zhì)層(240)、中間氮化物電荷俘 獲層(242)和氧化物的頂部電介質(zhì)層(244)所組成的ONO層， 其具有長度為150埃至300埃之間的氮化物電荷俘獲層。
5. 如權(quán)利要求1所述的存儲單元(200)，其中該控制柵極(220) 是由多晶硅組成。
6. 如權(quán)利要求1所述的存儲單元(200)，其中該控制柵極(220) 具有大于250埃的控制柵極寬度，并具有在300埃至500埃之間 的控制柵極厚度。
7. 如權(quán)利要求1所述的存儲單元(200)，其中該電介質(zhì)材料(210、 212、 224、 226、 228)是由氧化物、氮化物或0N0材料組成的電 介質(zhì)材料組的其中 一種材料所組成。
8. 如權(quán)利要求1所述的存儲單元(200)，其中，分隔該控制柵極(220) 與該第一電荷儲存層(214)的該電介質(zhì)材料(224)具有在70埃 至150埃之間的隔離電介質(zhì)厚度。
9. 如權(quán)利要求1所述的存儲單元(200)，其中，分隔該控制柵極(220) 與該第二電荷儲存層(216)的該電介質(zhì)材料(226)具有在70埃 至150埃之間的隔離電介質(zhì)厚度。
10. 如權(quán)利要求1所述的存儲單元(200)，其中該柵極(218)是由 多晶硅組成。
11. 如權(quán)利要求1所述的存儲單元(200)，其中，通過源極側(cè)注入該 第一電荷儲存層(214)或該第二電荷儲存層(216)的其中之一 的編程，而將信息儲存于該存儲單元(200)中。
12. 如權(quán)利要求2所述的存儲單元(200)，其中該控制柵極底部電介 質(zhì)層(222)是由氧化物組成，并具有在50埃至70埃之間的控制 柵極氧化物厚度。
13. —種存儲裝置，包括存儲單元(200)的陣列(300)，各存儲單 元(200)包括源極(204)和漏極(206)，擴散至襯底層(202)中，該源極 (204)和該漏極(206)之間具有溝道區(qū)域(208)，該溝道區(qū)域(208) 的中點位于距該源極(204)和該漏極(206)相等距離處；第一電荷儲存層(214)和第二電荷儲存層(216)，形成在該 襯底層(202)上該溝道區(qū)域(208)之上；柵極(218)，形成在該源極(204)、該漏極(206)、該第一 電荷儲存層(214)和該第二電荷儲存層(216)之上；控制柵極(220)，形成在該溝道區(qū)域(208)的該中點之上， 用以控制所述中間部份，該控制柵極(220)位于該第一電荷儲存層 (214)和該第二電荷儲存層(216)之間距二者相等距離處，并位 于該柵極(218)的下方；以及電介質(zhì)材料(210、 212、 224、 226、 228)，將該源極(204) 與該柵極(218)分離，將該漏極(206)與該柵極(218)分離，及 將該控制柵極(220)與該第一電荷儲存層(214)、該第二電荷儲 存層(216)和該柵極(218)分離。
14. 如權(quán)利要求13所述的存儲裝置，其中該存儲單元(200)的陣列(300)還包括多條字線(302)，該多條字線(302)中的每條平 行該多條字線(302)中的其它條字線，且其中各存儲單元(200) 的該柵極(218)連接至該多條字線(302)的其中之一。
15. 如權(quán)利要求14所述的存儲裝置，其中該存儲單元(200)的陣列(300)還包括多條位線(304)，該多條位線(304)中的每條平 行該多條位線(304)中的其它條位線，且該多條位線(304)中 的每條垂直于該多條字線(302)，且其中各存儲單元(200)的 該源極(204)連接至該多條位線(304)的其中之一。
16. 如權(quán)利要求15所述的存儲裝置，其中各存儲單元(200)的該漏 極(206)也連接至該多條位線(304)的其中之一。
17. 如權(quán)利要求15所述的存儲裝置，其中，各存儲單元(200)的該 控制柵極(220)連接至多條控制柵極線(306)的其中之一，該 控制柵極線(306)平行于該多條位線(304)中的每條而形成。
18. 如權(quán)利要求17所述的存儲裝置，其中，該多條控制柵極線(306) 中的每條連接至該多條控制柵極線(306)中的所有其它控制柵極 線，且其中該多條控制柵極線(306)中的每條連接至位于該陣列(300)外的第一側(cè)(310)上的第一共同線(308)。
19. 如權(quán)利要求17所述的存儲裝置，其中該多條控制柵極線(402、 404)包括第一群的該多條控制柵極線(404)和第二群的該多條 控制柵極線(402)，其包括該多條控制柵極線(402、 404)中的 交替者，而使得該多條控制柵極線中的相鄰者不在同一群中，且 其中該第一群的該多條控制柵極線(404)中的每條連接至位于該 陣列(400)外的第一側(cè)(310)上的第一共同線(408),且其中 該第二群的該多條控制柵極線(402)中的每條連接至位于該陣列 外之第二側(cè)上的第二共同線(406)，其中該第二側(cè)是與該第一側(cè)(310)相對。
20. 如權(quán)利要求13所述的存儲裝置，其中當(dāng)維持該陣列的存儲單元陣 列的該至少其中之一的該控制柵極(220)的電壓等級在高于閾值 電壓1伏特至2伏特之間時，該閾值電壓關(guān)聯(lián)于該存儲單元陣列 的的該至少其中之一的該溝道區(qū)域(208)，通過源極側(cè)注入而編程 該存儲單元的陣列的至少其中之一的該第一電荷儲存層(214)或 該第二電荷儲存層(216)，而將信息儲存于該存儲單元(200) 的陣列(300)中。
21. 如權(quán)利要求13所述的存儲裝置，其中通過擦除該存儲單元的陣列 的至少其中之一的該第一電荷儲存層(214)或該第二電荷儲存層(216)，而浮置該存儲單元的陣列的該至少其中之一的該控制柵存儲單元(200)的陣列(300)擦除。
22. 如權(quán)利要求13所述的存儲裝置，其中當(dāng)維持該存儲單元的陣列的 該至少其中之一的該控制柵極(220)的電壓等級高于關(guān)聯(lián)于該存 儲單元的陣列的該至少其中之一的閾值電壓2伏特時，通過讀取 該存儲單元的陣列的至少其中之一的該第一電荷儲存層(214)或 該第二電荷儲存層(216)，而從該存儲單元(200)的陣列(300) 讀取信息。
23. —種存儲單元，包括源極(204)和漏極(206)，在其間具有溝道區(qū)域(208);第一電介質(zhì)層(210)，形成在該源極(204)之上；第二電介質(zhì)層(212)，形成在該漏極(206)之上；第一電荷儲存層(214)，形成于該溝道區(qū)域(208)之第一部 分之上，并鄰接該第一電介質(zhì)層(210);第三電介質(zhì)層(224)，形成于該溝道區(qū)域(208)之第二部分 之上，并鄰接該第一電荷儲存層(214);底部電介質(zhì)層(222)，形成于該溝道區(qū)域(208)的第三部分 之上，并鄰接該第三電介質(zhì)層(224);第四電介質(zhì)層(226)，形成于該溝道區(qū)域(208)的第四部分 之上，并鄰接該底部電介質(zhì)層(222);第二電荷儲存層(216)，形成于該溝道區(qū)域(208)的第五部 分之上，并鄰接該第四電介質(zhì)層(226)和該第二電介質(zhì)層(212);控制柵極層(220)，形成在該底部電介質(zhì)層(222)之上；第五電介質(zhì)層(228)，形成于該第二和第三電介質(zhì)層(224、 226)和該控制柵極層(220)之上；以及柵極層(218)，形成于該第一、第二和第五電介質(zhì)層(210、 212、 228)以及該第一和第二電荷儲存層(214、 216)之上。
全文摘要
具有控制柵極(220)用來控制溝道區(qū)域(208)中間部分的多位存儲單元(200)，提供了包括于較小電壓和電流之較快速編程的改良的操作。存儲單元(200)包括擴散至襯底(202)中的源極(204)漏極(206)，在源極漏極間形成溝道區(qū)域(208)。第一電荷儲存層(214)、第二電荷儲存層(216)和控制柵極(220)形成在襯底(202)上溝道區(qū)域(208)之上，柵極(218)形成在源極(204)、漏極(206)、第一與第二電荷儲存層(214、216)及控制柵極(220)之上。電介質(zhì)材料(210、212、224、226、228)將源極(204)和漏極(206)與柵極(220)分離，并將控制柵極(220)與第一電荷儲存層(214)、第二電荷儲存層(216)和柵極(218)分離。
文檔編號H01L29/66GK101151734SQ200680010627
公開日2008年3月26日 申請日期2006年4月4日 優(yōu)先權(quán)日2005年4月7日
發(fā)明者W·鄭 申請人:斯班遜有限公司