專利名稱：動(dòng)態(tài)記憶胞元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系一種具有一個(gè)平面型選擇晶體管及一個(gè)溝道式電容器之積體動(dòng)態(tài)記憶胞元。
動(dòng)態(tài)內(nèi)存通常是由一個(gè)單晶體管胞元場(chǎng)所構(gòu)成，且構(gòu)成這個(gè)單晶體管胞元場(chǎng)的每一個(gè)單晶體管胞元通常都具有一個(gè)選擇晶體管及一個(gè)溝道式電容器。對(duì)溝道式電容器之記憶節(jié)點(diǎn)所儲(chǔ)存的資料進(jìn)行隨機(jī)存取的動(dòng)作是經(jīng)由一條字線來進(jìn)行，這條字線構(gòu)成一帶有基材之選擇晶體管的閘極接點(diǎn)。資料是經(jīng)由一條與第一個(gè)摻雜擴(kuò)散區(qū)連接的位線被讀取。對(duì)字線施以一個(gè)電脈沖可以接通胞元內(nèi)第一個(gè)摻雜擴(kuò)散區(qū)與第二個(gè)摻雜擴(kuò)散區(qū)(也就是與溝道式電容器之記憶節(jié)點(diǎn)連接的第二個(gè)摻雜擴(kuò)散區(qū))之間的導(dǎo)電連接。溝道式電容器可能的充電狀態(tài)為邏輯狀態(tài)”0”及/或邏輯狀態(tài)”1”。
為了盡可能達(dá)到最大的積體密度(集成密度)，以及盡可能的節(jié)省材料和空間，降低制造成本，故需盡可能的縮小記憶胞元之胞元尺寸。為了能夠?qū)⑦M(jìn)一步縮小之記憶胞元的配置與不斷進(jìn)展中的微影技術(shù)分開，故需將相當(dāng)于目前最新的微影技術(shù)能夠達(dá)到的最小構(gòu)造寬度F的平方的胞元面積設(shè)置在一片晶圓上。目前生產(chǎn)中的記憶胞元所采用的晶體管通常是平面型晶體管。設(shè)置在晶圓基材面上的閘極接點(diǎn)與溝道式電容器之間的距離必須相當(dāng)于最小構(gòu)造寬度F。閘極接點(diǎn)及溝道式電容器之間的間隙相當(dāng)于第二個(gè)擴(kuò)散區(qū)所需的空間。
在閘極接點(diǎn)的另外一邊設(shè)有一個(gè)又名擴(kuò)散接點(diǎn)的位線接點(diǎn)。由于與相鄰胞元之閘極接點(diǎn)及/或溝道式電容器至少必須相距一個(gè)最小構(gòu)造寬度F的距離，因此可以計(jì)算出一個(gè)單晶體管胞元的最小胞元面積為8F2。
為了能夠制造出這么小的胞元面積，業(yè)界已經(jīng)開發(fā)出多種有利的胞元配置方式。這些配置方式是利用淺溝式絕緣(英文名稱為”ShallowTrench Isolation”，STI)及形成一種所謂的氧化物環(huán)套(英文名稱為”Collar”)使胞元之間相互絕緣。氧化物環(huán)套使記憶節(jié)點(diǎn)填料與環(huán)繞在其四周的選擇晶體管的n型摻雜槽或p型摻雜槽絕緣。氧化物環(huán)套不同于設(shè)置在電容器下半部作為電容器之電介質(zhì)用的絕緣層。這個(gè)絕緣層將作為記憶媒介的記憶節(jié)點(diǎn)與第二個(gè)電容器板(埋設(shè)板)隔開。第二個(gè)電容器板(埋設(shè)板)是一個(gè)被埋藏在深處并與許多溝道連接的摻雜區(qū)。
淺溝式絕緣(STI)一方面會(huì)在相鄰記憶胞元的主動(dòng)擴(kuò)散區(qū)之間形成絕緣，另一方面也會(huì)在記憶節(jié)點(diǎn)及一條通過記憶節(jié)點(diǎn)的被動(dòng)字線之間形成絕緣。
以上說明的記憶胞元設(shè)計(jì)方式又稱為MINT(Merged IsolationNode Trench合并絕緣節(jié)點(diǎn)溝道)，其優(yōu)點(diǎn)是可以經(jīng)由將計(jì)入溝道壁的胞元絕緣達(dá)到減少胞元面積的效果。與擴(kuò)散區(qū)的接觸是經(jīng)由一種所謂的埋入式接點(diǎn)(Buried Strap)來完成。在溝道式電容器面向閘極接點(diǎn)的一邊的溝道壁上半部有一個(gè)位于氧化物吊環(huán)及STI絕緣之間的絕緣材料制的缺口。在制造溝道式電容器時(shí)，通常是在這個(gè)位置離析出高濃度的砷摻雜多晶硅，在高溫下這種多晶硅會(huì)向外擴(kuò)散，因而與相鄰的摻雜基材形成接觸。
以向外擴(kuò)散至埋入式接點(diǎn)之滲入深度90nm為例，其目的是一方面盡可能降低接點(diǎn)內(nèi)基材及溝道電容器之交界處的電阻，另一方面是使向外的擴(kuò)散深度不要及于閘極接點(diǎn)下方之基材的耗盡區(qū)。這樣就可以定出向外擴(kuò)散過程的最大值及/或最小值，使向外擴(kuò)散的深度正好等于所要求的90nm。按照目前所處之技術(shù)世代的微影構(gòu)造寬度170nm、溝道式電容器與閘極接點(diǎn)的距離125nm、以及前面提及的擴(kuò)散深度(以仿真方式得到的數(shù)值)，可以得出向外擴(kuò)散區(qū)與閘極接點(diǎn)之間的距離為35nm。
假使向外擴(kuò)散所需的長(zhǎng)度大于閘極接點(diǎn)與溝道式電容器之間的距離，致使擴(kuò)散深度進(jìn)入閘極接點(diǎn)的耗盡區(qū)，則可能造成不利于調(diào)節(jié)截止?fàn)顟B(tài)的電流及選擇晶體管的門限電壓的結(jié)果。這個(gè)結(jié)果可能導(dǎo)致記憶胞元故障，進(jìn)而造成內(nèi)存的生量減少。目前所處的技術(shù)世代(170nm)是以十分嚴(yán)格的覆蓋容許誤差來避免這種情況的發(fā)生，對(duì)晶圓而言，覆蓋容許誤差為45nm，對(duì)單芯片而言，在x方向上的方覆蓋容許誤差為40nm。
這樣會(huì)造成的一個(gè)嚴(yán)重問題是，在進(jìn)入下一個(gè)世代的技術(shù)(140nm、110nm等)后，在大約相同的向外擴(kuò)散深度的情況下，溝道式電容器與閘極接點(diǎn)之間的距離會(huì)變小到即使是在最嚴(yán)格的覆蓋容許誤差的限制下，選擇晶體管也是會(huì)受到牽累。而且即使是在目前所處的170nm的技術(shù)世代，也要在大幅消除系統(tǒng)誤差(例如每一個(gè)連續(xù)的微影步驟都要使用完全相同的曝光設(shè)備)的情況下才能符合45nm之覆蓋容許誤差的要求。140nm的技術(shù)世代的一個(gè)傾向是降低向外擴(kuò)散步驟占整個(gè)制程之熱處理費(fèi)用的比例，另外一個(gè)傾向是縮小接觸電阻的斷面積，但是這兩個(gè)傾向都會(huì)造成接觸電阻變大。
因此本發(fā)明的任務(wù)是提出一種DRAM記憶胞元結(jié)構(gòu)，這種DRAM記憶胞元結(jié)構(gòu)一方面要能夠?qū)崿F(xiàn)記憶胞元面積為8F2的MINT設(shè)計(jì)，另外一方面又要能夠解決因溝道及/或溝道電容器與閘極接點(diǎn)之間的距離已經(jīng)無法再縮小而對(duì)向外擴(kuò)散造成的問題。
采用本發(fā)明之專利申請(qǐng)范圍第21項(xiàng)之DRAM記憶胞元及第8項(xiàng)之制造這種DRAM記憶胞元的方法即可達(dá)成上述之任務(wù)。本發(fā)明之申請(qǐng)專利范圍第2--7項(xiàng)為本發(fā)明之DRAM記憶胞元的其它有利的實(shí)施方式，第9項(xiàng)及第10項(xiàng)則為DRAM記憶胞元之制造方法的進(jìn)一步改良。
一種又稱為表面吊帶(Surace-Strap)的接點(diǎn)是由導(dǎo)電材料制成，這個(gè)接點(diǎn)至少將位于第一條字線及溝道式電容器之間的主動(dòng)擴(kuò)散區(qū)的一部分覆蓋住。也就是說，這個(gè)位于基材表面上方的接點(diǎn)與擴(kuò)散區(qū)形成導(dǎo)電連接。
溝道式電容器的記憶節(jié)點(diǎn)至少被一個(gè)氧化物環(huán)套環(huán)繞住，因此電流不能從擴(kuò)展區(qū)及/或n型槽或p型槽流入記憶節(jié)點(diǎn)。在氧化物環(huán)套(Collar)的正上方有一個(gè)氧化物蓋(英文名稱為”trench top oxide”，簡(jiǎn)稱TTO)。這個(gè)氧化物蓋最好是將基材表面封閉住，這樣就可以將溝道式電容器的溝道封閉住。記憶節(jié)點(diǎn)只能通過氧化物蓋內(nèi)的一個(gè)開口與外界形成導(dǎo)電連接。氧化物蓋內(nèi)的這個(gè)開口填滿了導(dǎo)電材料，并從氧化物蓋表面垂直延伸至記憶節(jié)點(diǎn)材料。這個(gè)開口及填塞在其內(nèi)的導(dǎo)電材料最好是與溝道壁沒有形成任何導(dǎo)電連接。這樣溝道內(nèi)部的絕緣就可以從氧化物吊環(huán)上緣一直延伸至基材表面。
接點(diǎn)的導(dǎo)電材料除了將基材的一個(gè)擴(kuò)散區(qū)覆蓋住外，還將包括氧化物蓋之開口的溝道開口的第一個(gè)部分覆蓋住。接點(diǎn)最好是由一個(gè)設(shè)置在基材表面及氧化物蓋表面上的水平層及與其連接之氧化物蓋開口之填塞物所構(gòu)成。
經(jīng)由一條特殊構(gòu)造的第二條被動(dòng)字線即可達(dá)到這種設(shè)置在基材表面上方的節(jié)點(diǎn)配置。
將溝道整個(gè)覆蓋住的被動(dòng)字線在溝道上方的部分的截面寬度小于它在溝道與門極接點(diǎn)之間的部分或在閘極接點(diǎn)正上方部分的截面寬度。這條字線有以下兩種可能的構(gòu)造方式，也可以將這兩種構(gòu)造方式組合在一起牙一種構(gòu)造方式是使位線的寬度小于溝道的寬度，這樣設(shè)置在被動(dòng)位線旁邊的接點(diǎn)就可以將帶有氧化物蓋開口的氧化物蓋的第一個(gè)部分覆蓋住。第二種構(gòu)造方式是在溝道電容器的位置將位線朝偏心方向自兩個(gè)閘極接點(diǎn)自兩個(gè)在Y方向上相鄰的胞元連接成的理想線拉出放置，這樣位線就只將溝道電容器開口的一部分覆蓋住，例如向旁邊移動(dòng)一段距離。這種構(gòu)造方式亦可稱為擺動(dòng)位線(Wiggled WordLine)方式。
對(duì)本發(fā)明而言，一種特別有利的情況是MINT胞元的胞元面積為8F2，此時(shí)MINT胞元之閘極接點(diǎn)與溝道電容器之間的距離大約只有F。按照本發(fā)明的方法，接點(diǎn)是由位于基材之外的導(dǎo)電材料所構(gòu)成，這樣就可以避開在構(gòu)成傳統(tǒng)的埋入式接點(diǎn)時(shí)碰到的基材摻雜的滲入深度很深的問題。
本發(fā)明之另外一種特別有利的實(shí)施方式是在單一的記憶胞元上，使摻雜區(qū)及/或主動(dòng)區(qū)與相鄰胞元絕緣的淺溝式絕緣(英文名稱為”Shallow Trench Isolation”，STI)是由至少兩個(gè)不相連的區(qū)域所構(gòu)成。在本發(fā)明的這種實(shí)施方式中，只有在選擇晶體管的每一個(gè)最長(zhǎng)邊上才需要絕緣，而溝道式電容器與相鄰的溝道式電容器(屬于另外一個(gè)記憶胞元的溝道式電容器)之間則是靠氧化物環(huán)套及本發(fā)明的氧化物蓋來達(dá)到絕緣的效果。
在本發(fā)明中，所謂記憶胞元的最長(zhǎng)邊是指沿著第一個(gè)摻雜區(qū)、閘極引線、第二個(gè)摻雜區(qū)、溝道電容器的順序構(gòu)成其側(cè)面的一個(gè)邊。頂邊是指僅構(gòu)成沿著第一個(gè)摻雜區(qū)及溝道式電容器的順序的尾端的邊。
到目前為止，主動(dòng)區(qū)的構(gòu)成通常是在長(zhǎng)度為6F的橫梁上以微影方式構(gòu)成。兩個(gè)相鄰的胞元環(huán)繞一個(gè)共同的位線接點(diǎn)沿著橫梁以鏡像對(duì)稱方式被設(shè)置在橫梁的兩側(cè)。也就是說，兩個(gè)相鄰胞元的閘極接點(diǎn)及溝道電容器系沿著一條字線彼此對(duì)稱。在微影構(gòu)造的過程中，在兩個(gè)溝道式電容器之間形成使其彼此絕緣的STI溝道時(shí)，構(gòu)成主動(dòng)區(qū)所需的橫梁的頂邊及/或最長(zhǎng)邊不能被連接。由于主動(dòng)區(qū)尺寸非常小，使得主動(dòng)區(qū)的構(gòu)成對(duì)于微影技術(shù)的要求非常嚴(yán)格，因此所需的光學(xué)照明必須采用一種所謂的光學(xué)接近修正技術(shù)(optical ProximityCorrection)，以便抵消發(fā)生在橫梁頂端的線路縮短效應(yīng)(Line-End-Shortening)。線路縮短效應(yīng)(Line-End-Shortening)在狹窄的線路上尤為明顯。
按照本發(fā)明的方法可以將主動(dòng)區(qū)制作長(zhǎng)的線路。這種方式的優(yōu)點(diǎn)是一方面可以解決線路縮短效應(yīng)(Line-End-Shortening)的問題，另外一方面還可以減少象差和接近效應(yīng)(Proximity-Effekte)。此外，如果胞元的每一個(gè)主動(dòng)區(qū)都必須被個(gè)別絕緣，在記憶胞元場(chǎng)邊緣被稱為啞線(Dummy-Linie)的結(jié)構(gòu)也可以獲得一個(gè)較大的構(gòu)造用過程窗口。
另外一種實(shí)施方式是在溝道內(nèi)的第一個(gè)氧化物環(huán)套的正上方另外再加裝第二個(gè)氧化物環(huán)套。第二個(gè)氧化物環(huán)套的厚度較小，因此氧化物蓋內(nèi)為接點(diǎn)設(shè)置的旁側(cè)開口對(duì)記憶節(jié)點(diǎn)的導(dǎo)電材料就會(huì)具有一個(gè)夠大的過渡面。但是第二個(gè)氧化物環(huán)套的厚度也必須夠大，以免在相鄰的基材內(nèi)產(chǎn)生寄生電容。
本發(fā)明的一個(gè)重要優(yōu)點(diǎn)是可以避免因?yàn)樵诼袢胧浇狱c(diǎn)內(nèi)出現(xiàn)之未預(yù)期的向外擴(kuò)散區(qū)產(chǎn)生的一種所謂的可變記憶時(shí)間(VRT誤差，VRTVariable Retention Time，可變記憶時(shí)間)。造成VRT誤差的原因是發(fā)生在主動(dòng)區(qū)內(nèi)的移動(dòng)。發(fā)生移動(dòng)的位置是主動(dòng)區(qū)內(nèi)具有最大電壓密度的一個(gè)點(diǎn)，也就是所謂的三相點(diǎn)(Tripel-Punkt)。主動(dòng)區(qū)、淺溝道絕緣(STI)、以及一般使用的埋入式接點(diǎn)等三個(gè)區(qū)域均相交于這個(gè)三相點(diǎn)。到目前為止，只能采取在埋入式接點(diǎn)內(nèi)設(shè)置一個(gè)氮化物界面的措施來避免發(fā)生在主動(dòng)區(qū)內(nèi)的移動(dòng)，其原理是氮化物界面的厚度愈大，三相點(diǎn)的電壓密度就會(huì)愈低，因此發(fā)生移動(dòng)的可能性就愈低。但是氮化物層的厚度如果太大，接下來的向外擴(kuò)散步驟可能就沒辦法達(dá)到預(yù)定的效果，導(dǎo)致埋入式接點(diǎn)的電阻變大，使選擇晶體管的飽和電流變小。
以下配合圖式及一個(gè)實(shí)際的實(shí)施方式對(duì)本發(fā)明的內(nèi)容作進(jìn)一步的說明
圖式1以現(xiàn)有技術(shù)制作的一種DRAM記憶胞元的胞元配置(a)，以及在一個(gè)記憶胞元場(chǎng)中的4個(gè)這種胞元之間的相豆配置關(guān)系圖(b)。
圖式2具有如

圖1之帶有埋入式接點(diǎn)之MINT配置的DRAM記憶胞元的一個(gè)截面圖。
圖式3本發(fā)明的一種DRAM記憶胞元的胞元配置，這種DRAM記憶胞元具有表面接點(diǎn)(a)及由在一個(gè)記憶胞元場(chǎng)內(nèi)的4個(gè)這種胞元。
圖式4如圖式3之具有表面接點(diǎn)的記憶胞元的一個(gè)截面圖。
茲利用和一個(gè)具有8F2之胞元面積的MINT胞元配置的傳統(tǒng)DRAM記憶胞元(100)的比較來說明本發(fā)明的特征。圖式1以示意方式顯示一種以現(xiàn)有技術(shù)制作的具有8F2之胞元面積的MINT胞元配置的DRAM記憶胞元(100)的上視圖。溝道式電容器(1)位于在圖式1所示之胞元表面的右方區(qū)域。溝道式電容器(1)系位于一條被動(dòng)字線(8)的下方。溝道式電容器(1)與一個(gè)源極區(qū)(3)連接。一個(gè)設(shè)置在一條主動(dòng)字線(7)下方的閘極接點(diǎn)(2)位于源極區(qū)(3)的一側(cè)。選擇晶體管還具有一個(gè)汲極區(qū)(4)，在汲極區(qū)(4)上有一個(gè)來自上方的位線接點(diǎn)(5)在圖式面上與汲極區(qū)(4)形成導(dǎo)電連接。淺絕緣溝道(6)將圖式1之胞元的主動(dòng)區(qū)與相鄰胞元的主動(dòng)區(qū)隔開。溝道電容器的絕緣是由未在圖式1中繪出的氧化物環(huán)套來達(dá)成。此處要特別指出的是，閘極接點(diǎn)(2)與溝道式電容器之間的距離正好是F。按照現(xiàn)有技術(shù)，具有如圖式1之胞元配置的記憶胞元只能經(jīng)由用于溝道式電容器引線的埋入式接點(diǎn)來運(yùn)轉(zhuǎn)。
圖式1b顯示一個(gè)具有4個(gè)相鄰的記憶胞元(100)的記憶胞元場(chǎng)。為了使圖面能夠一目了然，故將圖式1b中的淺絕緣溝道(6)畫上影線，以及用黑色線條框出位線接點(diǎn)(5)的范圍。在圖式1b的裝置中，一條字線從Y方向交替掃過記憶胞元場(chǎng)，首先是掃過一個(gè)用于閘極觸點(diǎn)接通的記憶胞元，接著再掃過一個(gè)相鄰的DRAM記憶胞元的一個(gè)溝道，使其作為被動(dòng)字線(8)。記憶胞元(100)的一端是位線接點(diǎn)(5)。位線接點(diǎn)(5)位于連接兩個(gè)相鄰的記憶胞元的主動(dòng)區(qū)上，也就是位于汲極區(qū)(4)上。記憶胞元(100)的另一端則是一個(gè)位于兩個(gè)溝道式電容器之間并將相鄰的記憶胞元隔開的絕緣溝道(6)。因此兩個(gè)相鄰的記憶胞元會(huì)擁有一個(gè)共同的主動(dòng)區(qū)，這個(gè)主動(dòng)區(qū)的范圍是從一個(gè)記憶胞元的溝道式電容器(1)一直到下一個(gè)相鄰的記憶胞元的溝道式電容器。
圖式2顯示如圖式1之以現(xiàn)有技術(shù)制作之記憶胞元的截面圖。從縱斷面來看，位線(9)位于設(shè)置在汲極區(qū)(4)上的位線接點(diǎn)(5)的上方，此處之汲極區(qū)(4)可以是一種藉注入磷摻雜材料形成的汲極區(qū)。圖式2中的字線(7)是由一個(gè)包含一個(gè)多晶硅層(41)、一個(gè)鎢--硅層(42)、以及一個(gè)硅一氮化物蓋(43)的柱堆所構(gòu)成。經(jīng)由未在圖式2中繪出的閘極氧化物形成位于閘極接點(diǎn)(2)下方的p型槽的源耗盡區(qū)。極區(qū)(3)與由溝道內(nèi)的高濃度砷摻雜的第三個(gè)多晶硅填料向外擴(kuò)散所形成的埋入式接點(diǎn)(50)連接。第三個(gè)多晶硅填料與位于溝道式電容器(1)內(nèi)被第一個(gè)氧化物環(huán)套(21)環(huán)繞而與周圍的基材絕緣的第二個(gè)多晶硅填料(32)連接。氧化物環(huán)套(21)的范圍從溝道內(nèi)向下延伸到一個(gè)特定的高度，在此高度帶有第一個(gè)多晶硅填料(31)的記憶節(jié)點(diǎn)(15)僅由一個(gè)ONO電介質(zhì)與連接多個(gè)溝道式電容器的埋入板(72)隔開。
溝道式電容器(1)被一個(gè)延伸至相鄰記憶胞元之溝道式電容器的淺絕緣溝道(6)與被動(dòng)字線(8)隔開。字線(7，8)被間隔物(44)及氮化物補(bǔ)板(45)絕緣。
以下以本發(fā)明的一種實(shí)施方式對(duì)本發(fā)明的內(nèi)容作進(jìn)一步的說明。圖式3a顯示本發(fā)明的一種DRAM記憶胞元(101)的胞元配置。一個(gè)在基材表面上形成的接點(diǎn)(20)將源極區(qū)(3)的大部分及溝道式電容器(1)開口的第一個(gè)部分(51)覆蓋住。與圖式1所示之以現(xiàn)有技術(shù)制作之記憶胞元相比，在圖式3a的DRAM記憶胞元(101)中，閘極接點(diǎn)(2)及溝道式電容器(1)的位置并未改變，但是將溝道式電容器開口的第一個(gè)部分(51)放開的被動(dòng)位置(8)的位置則被朝記憶胞元邊緣的方向略為移動(dòng)，而且被動(dòng)位置(8)在這個(gè)位置的斷面也變得比較小。依照本發(fā)明的一種有利的實(shí)施方式，在制造本發(fā)明的記憶胞元時(shí)，形成主動(dòng)區(qū)的步驟所使用的掩膜能夠形成延伸至整個(gè)記憶胞元場(chǎng)的線路的主動(dòng)區(qū)?？眠@種掩膜就可以解決在曝光時(shí)可能發(fā)生的線路縮短效應(yīng)(Line-End-Shortening)的問題。在圖式3的配置中，這相當(dāng)于記憶胞元邊緣處基材表面上的一個(gè)沒有絕緣的區(qū)域(12)，這個(gè)區(qū)域(12)原本是被一個(gè)淺絕緣溝道覆蓋住的。
圖式3b顯示一個(gè)包含4個(gè)記憶胞元(101)的記憶胞元場(chǎng)。字線(7)及/或字線(8)構(gòu)成的蛇行線路又被稱為擺動(dòng)位線(Wiggled WordLine)。
圖式4顯示本發(fā)明之記憶胞元(101)的一個(gè)截面。與利用現(xiàn)有技術(shù)制造的記憶胞元(100)不同的是，在本發(fā)明的這種實(shí)施方式中，本發(fā)明之記憶胞元(101)位于閘極接點(diǎn)(2)及溝道式電容器(1)之間的接點(diǎn)(20)是在基材表面上(例如在磷摻雜的源極(3)上)形成的。補(bǔ)板(45)系位于接點(diǎn)(20)上。接點(diǎn)(20)設(shè)置在基材表面上，并延伸至溝道開口的第一個(gè)部分(51)的上方位置。溝道開口內(nèi)有一個(gè)氧化物蓋(23)。溝道開口的第二個(gè)部分(52)被一條被動(dòng)字線(8)覆蓋住。依據(jù)圖式3a，這條字線(8)往旁邊被移動(dòng)一段距離，且在該處具有一較小的斷面。在字線(8)下方，氧化物蓋(23)將第二條字線(8)的導(dǎo)電材料(41，42)與形成溝道電容器(1)之記憶節(jié)點(diǎn)(15)的第三個(gè)多晶硅填料(33)絕緣。在溝道開口的第一部分(51)下方有一個(gè)位于氧物蓋(23)內(nèi)的開口(24)。開口(24)被導(dǎo)電材料(例如一種多晶硅)填滿。開口(24)是連接記憶節(jié)點(diǎn)(15)與摻雜擴(kuò)散區(qū)(3)的接點(diǎn)(20)的一部分。
在本發(fā)明的實(shí)施方式中，除了第一個(gè)多晶硅填料(31)外，溝道式電容的垂直構(gòu)造還包括另外兩個(gè)多晶硅填料(32，33)，以及兩個(gè)氧化物環(huán)套(21，22)。厚度較小的氧化物環(huán)套(22)位于厚度較大的氧化物環(huán)套(21)上方。這樣就可以使旁側(cè)開口(24)在接點(diǎn)(20)的氧化物蓋(23)內(nèi)到記憶節(jié)點(diǎn)(15)之第三個(gè)多晶硅填料(33)的過渡區(qū)變大。
以下簡(jiǎn)短說明一種能夠以很有利的方式制造本發(fā)明之DRAM記憶胞元(101)的制造方法首先進(jìn)行形成溝道的步驟，也就是先將硅基質(zhì)加熱，接著進(jìn)行氧化，離析出一層在后續(xù)步驟中作為阻止蝕刻用的氮化物，以及產(chǎn)生一個(gè)在溝道形成時(shí)作為掩膜用的硅酸鹽玻璃層。
接下來的步驟是去除硅酸鹽玻璃層。接著在溝道內(nèi)形成一個(gè)厚度例如為70nm的砷玻璃層，作為形成埋入板(71)的摻雜來源。接著進(jìn)行涂漆步驟、曝光步驟、以及顯影步驟，以定義出砷玻璃在完成后續(xù)的蝕刻步驟后應(yīng)具有的高度。
接著先將一個(gè)厚度約50nm的氧化層(TEOS)設(shè)置在砷玻璃上以防止砷向外擴(kuò)散，接著將砷玻璃加熱，然后再將這個(gè)氧化層去除。接著在還是空著的溝道內(nèi)離析出一個(gè)厚度為30nm的NO層作為電介質(zhì)。在接下來的離析步驟中形成第一個(gè)多晶硅填料(31)，然后將第一個(gè)多晶硅填料(31)向下蝕刻至第一個(gè)高度(81)。這樣就形成了電容器板(71)、記憶節(jié)點(diǎn)(15)、以及位于二者之間的電介質(zhì)。
接下來的步驟是將溝道側(cè)避氧化，并在一個(gè)CVD步驟中以一個(gè)氧化層(TEOS)形成厚度約80nm的第一個(gè)氧化物環(huán)套(21)。在經(jīng)過將氧化物層(TEOS)加都?jí)嚎s的步驟后，將氧化物環(huán)套(21)向下蝕刻至氮化物護(hù)墊的位置。接下來的步驟是形成第二個(gè)多晶硅填料(32)，接著先將第二個(gè)多晶硅填料(32)弄平再向下蝕刻至第二個(gè)高度(82)。
重復(fù)側(cè)壁氧化到離析出氧化物層(TESO)的步驟，以形成含有第三個(gè)晶硅填料(33)的第二個(gè)氧化物環(huán)套(22)。第二個(gè)氧化物環(huán)套(22)的厚度大約只有40nm。接著將第二個(gè)氧化物環(huán)套(22)及第三個(gè)晶硅填料(33)向下蝕刻至第三個(gè)高度(83)。
接著以經(jīng)由CMP的離析及平整化步驟形成氧化物蓋(23)，為為此先將溝道(1)注滿。接下來的微影步驟以掃過許多記憶胞元(101)的線路形成主動(dòng)區(qū)。在此步驟中，原先設(shè)置在主動(dòng)區(qū)上的氮化物護(hù)墊及氧化物護(hù)墊均不受影響，而在主動(dòng)區(qū)之間的區(qū)域則在蝕刻及離析步驟中形成淺絕緣溝道。
接下來的步驟是形成閘極接點(diǎn)(20及/或字線(7，8)、閘極間隔物(44)、以及氮化物補(bǔ)板(45)，其中字線(7，8)需再進(jìn)行一次微影步驟。氮化物補(bǔ)板的作用是僅容許在氮化物補(bǔ)板打開的開口處形成接點(diǎn)(20，24)。經(jīng)過一個(gè)特定的微影步驟即可形成此一開口。接著進(jìn)行一個(gè)蝕刻步驟將相應(yīng)的補(bǔ)板材料去除，并將位于溝道開口之第一個(gè)部分(51)內(nèi)的氧化物蓋打開。接著將在微影步驟中涂上去的抗蝕劑去除。
接著以低能量進(jìn)行的BF2注入完成露空表面的摻雜。接著經(jīng)由多晶硅離析產(chǎn)生接點(diǎn)(20，24)，在這個(gè)步驟中應(yīng)進(jìn)行加熱作業(yè)，以得到足夠的向外擴(kuò)散效果。利用KOH處理可以去除本征多晶硅。接下來的步驟是去除氮化物補(bǔ)板，然后就可以利用形成與源/汲擴(kuò)散區(qū)接觸的通路接觸孔的傳統(tǒng)的方法繼續(xù)進(jìn)行以下的制造步驟。
標(biāo)號(hào)說明1 溝道(溝道式電容器)2 閘極接點(diǎn)3 源極區(qū)，第二個(gè)摻雜區(qū)4 汲極區(qū)，第一個(gè)摻雜區(qū)5 位線接點(diǎn)6 淺絕緣溝道(STI)7 第一條被動(dòng)字線8 第二條被動(dòng)字線9 位線12 基材的未絕緣區(qū)15 記憶節(jié)點(diǎn)20 基材表面上方的接點(diǎn)，表面吊帶(Surface Strap)21 第一個(gè)氧化物環(huán)套22 第二個(gè)氧化物環(huán)套23 氧化物蓋24 氧化物蓋內(nèi)的開口31 第一個(gè)多晶硅填料32 第二個(gè)多晶硅填料33 第三個(gè)多晶硅填料34 供埋入式接點(diǎn)向外擴(kuò)散之第三個(gè)多晶硅填料41 帶有閘極氧化物的閘極多晶硅層42 鎢--硅層43 硅--氮化物44 硅--氧化物間隔物45 氮化物補(bǔ)板50 埋入式接點(diǎn)，Buried Strap51 溝道開口的第一個(gè)部分52 溝道開口的第二個(gè)部分71 埋入板，Buried Plate81 第一個(gè)高度，第一個(gè)氧化物環(huán)套的底邊82 第二個(gè)高度，第一個(gè)氧化物環(huán)套的頂邊83 第三個(gè)高度，第二個(gè)氧化物環(huán)套的頂邊100 以現(xiàn)有技術(shù)制作的記憶胞元101 本發(fā)明的記憶胞元
權(quán)利要求
1.一種包括以下構(gòu)件的積體動(dòng)態(tài)記憶胞元(101)，--一個(gè)基材，--一個(gè)具有記憶胞元(15)的溝道式電容器，--一個(gè)具有以下構(gòu)件的平面型選擇晶體管，a)一個(gè)與第一條字線(7)連接的閘極(2)，b)一個(gè)位于基材內(nèi)的第一個(gè)摻雜區(qū)(4)，一條位線(5)與摻雜區(qū)(4)連接，c)一個(gè)位于基材內(nèi)的第二個(gè)摻雜區(qū)(3)，第二個(gè)摻雜區(qū)(3)經(jīng)由接點(diǎn)(20)與位于溝道電容器(1)內(nèi)的記憶節(jié)點(diǎn)(15)形成導(dǎo)電連接，這種積體動(dòng)態(tài)記憶胞元的特征為--接點(diǎn)(20)至少有一部分是位于基材表面上方，因此接點(diǎn)(20)至少將第二個(gè)摻雜區(qū)(3)的一部分覆蓋住，--記憶節(jié)點(diǎn)(15)至少被第一個(gè)氧化物環(huán)套(21)環(huán)繞住，這個(gè)氧化物環(huán)套(21)將記憶節(jié)點(diǎn)(15)與位于埋入基材的摻雜區(qū)(71)上方的基材絕緣，--在基材表面上的溝道式電容器(1)具有第一個(gè)開口，這個(gè)開口的第一個(gè)部分(51)被接點(diǎn)(20)覆蓋住，第二個(gè)部分(52)則被第二條字線(8)覆蓋住，--將氧化物蓋(23)設(shè)置在第一個(gè)開口內(nèi)，--在氧化物蓋(23)內(nèi)形成第二個(gè)開口(24)，將第二個(gè)開口(24)以導(dǎo)電材料填滿，這些導(dǎo)電材料與接點(diǎn)(20)形成導(dǎo)電連接，--氧化物蓋(230及第二個(gè)開口(24)的導(dǎo)電材料系設(shè)置在記憶節(jié)點(diǎn)(15)的導(dǎo)電填料(31，32，33)面向基材表面的一個(gè)表面上，并將溝道電容器(1)的第一個(gè)開口全部封住。
2.如申請(qǐng)專利范圍第1項(xiàng)的記憶胞元(101)，其特征為--記憶胞元占據(jù)一定的平面基材表面積，這個(gè)面積等于曝光過程在基材上可以解析出的最小結(jié)構(gòu)尺寸的平方的8倍，--閘極(2)與溝道電容器(1)之間的距離相當(dāng)于曝光過程在基材上可以解析出的最小結(jié)構(gòu)尺寸。
3.如申請(qǐng)專利范圍第1或第2項(xiàng)的記憶胞元(101)，其特征為記憶節(jié)點(diǎn)(15)至少被第一個(gè)氧化物環(huán)套(210及第二個(gè)氧化物環(huán)套(22)以環(huán)狀方式圍繞住，其中，--設(shè)置在記憶節(jié)點(diǎn)(15)內(nèi)下半部的第一個(gè)氧化物環(huán)套(21)的范圍是從埋入摻雜區(qū)上方的第一個(gè)高度(81)一直到第二個(gè)高度(82)，第一個(gè)氧化物環(huán)套(21)的厚度稱為第一個(gè)氧化物厚度，--設(shè)置在記憶節(jié)點(diǎn)(15)內(nèi)上半部的第二個(gè)氧化物環(huán)套(22)的范圍是從第二個(gè)高度(82)一直到第三個(gè)高度(83)，第二個(gè)氧化物環(huán)套(22)的厚度稱為第二個(gè)氧化物厚度，--第二個(gè)氧化物厚度小于第二個(gè)氧化物厚度。
4.如申請(qǐng)專利范圍第1--3項(xiàng)中任一項(xiàng)的記憶胞元(101)，其特征為接點(diǎn)(20)含有摻雜多晶硅。
5.如申請(qǐng)專利范圍第1--4項(xiàng)中任一項(xiàng)的記憶胞元(101)，其特征為第二條字線(8)在其橫過溝道式電容器(1)之第一個(gè)開口的第二個(gè)部分(52)的范圍具有第一個(gè)斷面，在這個(gè)范圍之用則具有第二個(gè)斷面，而且第二個(gè)斷面大于第一個(gè)斷面。
6.如申請(qǐng)專利范圍第1--5項(xiàng)中任一項(xiàng)的記憶胞元(101)，其特征為溝道式電容器(1)具有第三個(gè)斷面，而且第二條字線(8)的第二個(gè)斷面小于溝道式電容器(1)所具有的第三個(gè)斷面。
7.一種至少能夠制造出如申請(qǐng)專利范圍第1--6項(xiàng)中任一項(xiàng)的第一個(gè)記憶胞元(101’)、第二個(gè)記憶胞元(102’)、以及第三個(gè)記憶胞元(103’)的制造方法，這種制造方法包括以下的步驟，--準(zhǔn)備一個(gè)基材，--在基材內(nèi)至少形成第一個(gè)溝道、第二個(gè)溝道、以及第三個(gè)溝道，--進(jìn)行第一次注入作業(yè)，將第一個(gè)導(dǎo)電材料(31)次注入溝道內(nèi)，并將第一個(gè)導(dǎo)電材料(31)向下蝕刻至第一個(gè)高度(81)，--離析出氧化物，以便溝道內(nèi)形成第一個(gè)氧化物環(huán)套(21)，--進(jìn)行第二次注入作業(yè)，將第一個(gè)導(dǎo)電材料(32)次注入溝道內(nèi)，并將第一個(gè)導(dǎo)電材料(32)及第一個(gè)氧化物環(huán)套(21)向下蝕刻至第二個(gè)高度(82)，--離析出氧化物并使其平整，以便形成將溝道封閉住的氧化物盍(23)，--形成一個(gè)淺絕緣溝道(6)，這個(gè)淺絕緣溝道(6)將設(shè)置在共同的基材區(qū)內(nèi)的第一個(gè)溝道、第二個(gè)溝道、以及第三個(gè)溝道圍繞住，--為每一個(gè)第一個(gè)記憶胞元(101’，102’，103’)各形成第一條字線(7)及第二條字線(8)，--對(duì)氧化物蓋(23)的一部分進(jìn)行蝕刻，以形成一個(gè)通往位于氧化物蓋(23)之第二個(gè)導(dǎo)電材料(32)的接點(diǎn)開口(24)，--對(duì)基材摻雜，以形成第一個(gè)摻雜區(qū)(4)及第二個(gè)摻雜區(qū)(3)，--在接點(diǎn)開口(24)內(nèi)離析出導(dǎo)電材料，并在第二個(gè)摻雜區(qū)(3)的表面形成位于第二個(gè)摻雜區(qū)(3)及溝道內(nèi)的導(dǎo)電才料(32)之間的接點(diǎn)(20)。
全文摘要
動(dòng)態(tài)記憶胞元,一種導(dǎo)電的表面吊帶式(Surace－Strap)接點(diǎn)(20)為具有溝道式電容器(1)及平面型選擇晶體管(2)的DRAM記憶胞元(101)形成平面型選擇晶體管(2)之?dāng)U散區(qū)(3)與溝道式電容器(1)之間的導(dǎo)電連接，接點(diǎn)(20)系位于基材表面的正上方并至少將擴(kuò)散區(qū)(3)的一部分覆蓋住。溝道式電容器(1)的記憶節(jié)點(diǎn)(15)至少被一個(gè)氧化物環(huán)套(21)封閉住，這個(gè)氧化物環(huán)套(21)可以將記憶節(jié)點(diǎn)(15)與基材側(cè)的擴(kuò)散區(qū)(3，4)絕緣。氧化物環(huán)套(21)上有一個(gè)氧化物蓋(230。位于氧化物蓋(23)內(nèi)的一個(gè)以導(dǎo)電材料填滿的開口(24)與表面吊帶式(Surace－Strap)接點(diǎn)連接，開口(24)的范圍系從氧化物蓋(23)的表面一直垂直延伸至記憶節(jié)點(diǎn)(15)。一種有利的配置具有一個(gè)由數(shù)個(gè)面積為均為8F
文檔編號(hào)H01L21/334GK1457101SQ03131249
公開日2003年11月19日 申請(qǐng)日期2003年5月8日 優(yōu)先權(quán)日2002年5月8日
發(fā)明者J·阿爾斯梅爾, W·格斯廷 申請(qǐng)人:因芬尼昂技術(shù)股份公司