專利名稱：具有處理單元陣列的電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有可以組合(“合并”)到用于外部訪問的合并塊(binning block)中的處理單元陣列的電子器件。該電子器件尤其可以是X射線檢測器或圖像傳感器。而且，本發(fā)明涉及一種具有這種X射線檢測器的檢查設(shè)備，以及用于訪問這種電子器件中具有若干處理單元的合并塊的方法。
背景技術(shù)：
具有X射線敏感傳感器陣列作為處理單元的X射線檢測器是由本發(fā)明處理的電子器件類型的重要實(shí)例。這種X射線檢測器的傳感器單元一般以行和列布置，其中可以通過尋址邏輯選擇性地尋址行，以將它們耦連到沿著陣列的列行進(jìn)的讀出線。由此可以一行行地讀出陣列中每個(gè)傳感器單元的傳感器信號(hào)。然而，在一些情況下，不必或不需要分別地讀出每個(gè)傳感器的信號(hào)，但僅讀出例如m×n單元塊的若干相鄰傳感器單元的組合信號(hào)。在這些情況下，應(yīng)用所謂的“合并”，其指的是n行和m列的傳感器單元在適當(dāng)?shù)暮喜㈦娐返目刂葡埋詈显谝黄稹．?dāng)讀出具有常規(guī)的尋址和讀出設(shè)計(jì)的這種布置時(shí)，可以同時(shí)尋址和讀出n行的組，加速了整個(gè)讀出過程n倍。

發(fā)明內(nèi)容
基于這種情形，本發(fā)明的一個(gè)目的是提供更通用且快速讀出可以組合到合并塊中的處理單元陣列的裝置。
該目的通過根據(jù)權(quán)利要求1的電子器件、根據(jù)權(quán)利要求13的X射線檢測器、根據(jù)權(quán)利要求14的圖像傳感器、根據(jù)權(quán)利要求15的檢查設(shè)備、和根據(jù)權(quán)利要求16的方法來實(shí)現(xiàn)。在從屬權(quán)利要求中公開了優(yōu)選根據(jù)權(quán)利要求1的電子器件包括以下組件K個(gè)處理單元的陣列(K是自然數(shù))，其中每個(gè)處理單元都具有內(nèi)部耦連節(jié)點(diǎn)和外部耦連節(jié)點(diǎn)。內(nèi)部和外部耦連節(jié)點(diǎn)可以是處理單元電路中的不同組件或點(diǎn)，但它們還可以是相同的物體。用于這種處理單元的一般實(shí)例是輻射敏感傳感器單元，尤其是X射線傳感器或光傳感器單元。而且，處理單元可以是輻射發(fā)送器或發(fā)射器，例如平板顯示器的像素。
合并電路用于選擇性地連接若干處理單元每個(gè)的內(nèi)部耦連節(jié)點(diǎn)，其中以該方式限定連接的處理單元構(gòu)成“合并塊”。盡管措辭“塊”建議緊密的、矩形形狀，在合并塊中耦連在一起的處理單元的幾何分布是先驗(yàn)的不是以任一方式限制的，并且例如可以是穿過整個(gè)陣列的處理單元的稀疏分布。然而，在一般情況下，合并塊的處理單元將幾何地組成狹義意義上的矩形塊。構(gòu)件的形狀和/或數(shù)目對(duì)于不同合并塊通?？梢允遣煌?，盡管在一般情況下對(duì)于陣列的所有合并塊它們可以是相等的。
將外部訪問用于選擇性尋址處理單元的尋址電路。在輻射讀取器件中，對(duì)處理單元的訪問一般包括傳感器信號(hào)的讀出。在輻射發(fā)送或發(fā)射器件中，對(duì)處理單元的訪問一般包括發(fā)光像素的顏色和/或強(qiáng)度的控制。
多個(gè)M＜K信號(hào)線，其中在前述尋址電路的控制下，每個(gè)處理單元的外部耦連節(jié)點(diǎn)可以選擇性地連接至所述信號(hào)線的僅一個(gè)。以M個(gè)信號(hào)中的每一個(gè)(唯一地)耦連至不同合并塊的這種方式實(shí)施通過尋址電路的這種控制。在該上下文中，“耦連至合并塊”指的是信號(hào)線連接至所述合并塊的處理單元的至少一個(gè)外部節(jié)點(diǎn)。
以上描述的類型的電子器件具有如下優(yōu)點(diǎn)，當(dāng)在尋址工序的一個(gè)步驟中所有可獲得的M個(gè)信號(hào)線訪問不同的合并塊時(shí)，其可以以最佳的速度訪問。與其相比，已知的X射線檢測器的讀出工序在合并期間的一個(gè)讀出步驟中一般不使用所有的讀出線，因?yàn)樵谠S多情況下，穿過相同尋址合并塊的所有讀出線耦連至那個(gè)塊，并且因此載送冗余信息或所述線的僅一個(gè)耦連至該塊以及其余的線保持閑置。
盡管原則上陣列的處理單元可以是任意地設(shè)置，但優(yōu)選它們設(shè)置成n行與m列，即矩陣。而且，設(shè)計(jì)信號(hào)線以便它們可以選擇性地連接至不同列每個(gè)的處理單元。這對(duì)應(yīng)于常規(guī)設(shè)計(jì)的X射線檢測器，其中讀出線沿著可開關(guān)連接至那個(gè)列的所有像素的矩陣的列行進(jìn)。
在前述的矩陣布置中，陣列每列的處理單元的內(nèi)部耦連節(jié)點(diǎn)優(yōu)選通過相應(yīng)的列線彼此串聯(lián)連接，其中開關(guān)設(shè)置在所述列線中的每對(duì)處理單元之間，并且其中所述的開關(guān)可以通過沿著陣列的行的“合并控制線”控制。這種合并控制線的激活則激活在某一行高度處的所有開關(guān)，并且因此耦連屬于(i)相同列和(ii)所述行和其相鄰行的處理單元。因此合并控制線能夠在陣列中的行方式合并。
根據(jù)類似于前述實(shí)施例的合并電路的實(shí)施例，陣列每行的處理單元的內(nèi)部耦連節(jié)點(diǎn)通過相應(yīng)行的線彼此串聯(lián)連接，其中開關(guān)設(shè)置在所述行線中的每對(duì)處理單元之間，并且其中所述的開關(guān)可以通過沿著陣列的列行進(jìn)的“合并控制線”控制。這種合并控制線的激活則激活某一列的開關(guān)并且因此耦連屬于(i)同一行和(ii)所述列和其相鄰列的處理單元。因此合并控制線能夠在陣列中的列方式合并。
根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例，尋址電路包括沿著陣列的行行進(jìn)且連接至存在于相應(yīng)行的每個(gè)處理單元中的“選擇邏輯”的行地址線。在X射線檢測器的許多常規(guī)設(shè)計(jì)中，如果激活相應(yīng)行的地址線，則有效地尋址每個(gè)處理單元。與此相比，在本實(shí)施例中行地址線的激活僅確定選擇邏輯的一個(gè)輸入。因此選擇邏輯可提供有另外的信號(hào)，以控制處理元件的尋址更通用，也就是不僅取決于它們的行數(shù)。處理單元例如可包含連接至實(shí)施邏輯AND的選擇邏輯的一位存儲(chǔ)器；在該情況下存儲(chǔ)器的容量將確定相應(yīng)行地址線的激活是否能夠激活處理單元。在這種實(shí)施例中，通過準(zhǔn)備存儲(chǔ)器可以在陣列中實(shí)施由行地址線激活的處理單元的任一模式。
在具有行地址線的前述電子器件的優(yōu)選的另一發(fā)展中，尋址電路進(jìn)一步包括連接至陣列的相應(yīng)對(duì)角線系統(tǒng)的每個(gè)處理單元中的所述選擇邏輯的對(duì)角地址線。在本上下文理解矩陣陣列的“對(duì)角線系統(tǒng)”為一個(gè)或(如果可應(yīng)用)多個(gè)線的順序，(i)在不比其它邊界長(在行數(shù)或列數(shù)方面)的陣列的第一邊界開始，(ii)對(duì)角穿過陣列直至到達(dá)第二邊界，(iii)如果需要?jiǎng)t轉(zhuǎn)到與第二邊界相對(duì)的邊界并且繼續(xù)它的對(duì)角從那里行進(jìn)直至再次到達(dá)邊界，(iv)如果到達(dá)與第一邊界相反的邊界則結(jié)束。從一個(gè)拐角行進(jìn)到相對(duì)的一個(gè)的一般對(duì)角是“對(duì)角線系統(tǒng)”的特定情況。然而，在通常的情況下，對(duì)角線系統(tǒng)必須包括轉(zhuǎn)到相對(duì)邊界的至少一個(gè)邊界，以當(dāng)從開始邊界行進(jìn)到相對(duì)邊界時(shí)保持在陣列內(nèi)部。在所描述的實(shí)施例中，每個(gè)選擇邏輯接收對(duì)角地址線和行地址線的輸入。此外，當(dāng)且僅當(dāng)行地址線和對(duì)角線都被激活時(shí)，選擇邏輯適合于連接那個(gè)處理單元的外部耦連節(jié)點(diǎn)到相應(yīng)的信號(hào)線。換句話說，選擇邏輯實(shí)施連接的對(duì)角地址線和行地址線之間的AND邏輯。如從圖的詳細(xì)描述將變得顯而易見，可以使用這樣的尋址電路來獲得M合并塊至不同信號(hào)線的所希望的耦連。
在前述實(shí)施例和具有沿著陣列的列行進(jìn)的合并控制線的實(shí)施例的另一發(fā)展中，每個(gè)對(duì)角地址線都連接至所述合并控制線之一。而且，合并控制線(例如高或低電壓)上的信號(hào)的效果應(yīng)當(dāng)關(guān)于通過合并控制線的開關(guān)激活和處理單元中選擇邏輯的控制不同。合并控制線上的邏輯“0”例如應(yīng)當(dāng)暗示相應(yīng)的開關(guān)打開(其指的是合并塊在陣列的相應(yīng)列處分離開)，而所述的邏輯“0”應(yīng)當(dāng)同時(shí)是選擇邏輯的激活輸入。
根據(jù)電子器件的進(jìn)一步發(fā)展，合并電路包括至少兩組寄存器，其中每組寄存器存儲(chǔ)合并塊的模式。可以使用一組寄存器(例如移位寄存器)來確定將施加到沿著陣列的行或列行進(jìn)的合并控制線的信號(hào)電平(例如高或低電壓)。如果使用這些組寄存器的兩個(gè)，則在它們中的兩個(gè)中可以存儲(chǔ)合并塊的(不同)模式，其通過簡單地改變耦連至合并控制線的該組寄存器能夠?qū)崿F(xiàn)在不同合并模式之間的快速開關(guān)。
雖然合并電路的主要任務(wù)是耦連處理單元的內(nèi)部節(jié)點(diǎn)，但其可進(jìn)一步適合于還耦連合并塊的一些或全部處理單元的外部節(jié)點(diǎn)。優(yōu)選地，一行合并塊的僅處理單元以該方式耦連。外部節(jié)點(diǎn)的耦連具有它們可以通過一個(gè)且相同的信號(hào)線訪問的優(yōu)點(diǎn)。
根據(jù)本發(fā)明的那些實(shí)施例的進(jìn)一步發(fā)展，其包括每個(gè)處理單元中的選擇邏輯，合并電路進(jìn)一步適合于還耦連對(duì)應(yīng)于相同信號(hào)線的合并塊的處理單元的選擇邏輯。尤其是選擇邏輯的輸出可以以該方式耦連。選擇邏輯的耦連指的是一個(gè)選擇邏輯的有效激活同時(shí)暗示所有的處理單元的激活以該方式耦連。在以上描述種類的矩陣結(jié)構(gòu)中，在一個(gè)處理單元中的一個(gè)選擇邏輯的激活例如可暗示位于同一列的相同合并塊的所有處理單元的同時(shí)激活，即耦連至沿著那一列行進(jìn)的同一信號(hào)線。通過若干處理單元到相應(yīng)信號(hào)線的這種耦連，可以提高信號(hào)傳輸?shù)馁|(zhì)量。
處理單元的大陣列如固態(tài)X射線檢測器一般通過掩模縫合(maskstitching)制造，即在周期模式中給定掩模的重復(fù)。因此，根據(jù)本發(fā)明的電子器件的布局優(yōu)選與這種掩模縫合相適合。而且涉及該實(shí)施例的詳細(xì)情況將從圖的描述變得顯而易見。
本發(fā)明進(jìn)一步包括包含以上描述類型的電子器件的X射線檢測器，其中處理單元是X射線敏感傳感器。而且，本發(fā)明包括圖像傳感器，其包含以上描述類型的電子器件，其中處理單元是對(duì)可見光、紫外光(UV)和/或紅外線(IR)的光子敏感的傳感器。這種圖像傳感器例如可以用在數(shù)字?jǐn)z象機(jī)中。
本發(fā)明還包括具有產(chǎn)生X射線的X射線管和前述種類的X射線檢測器的檢查設(shè)備。這種設(shè)備尤其是可用于醫(yī)療應(yīng)用或材料測試。
最后，本發(fā)明包括用于訪問合并塊的方法，其包括在具有處理單元陣列和一組M個(gè)信號(hào)線的電子器件中的若干處理單元。該方法包括以M個(gè)信號(hào)線中的每一個(gè)訪問不同合并塊的這種方式尋址陣列的處理單元。該方法以通用的形式包括可以用以上描述種類的電子器件執(zhí)行的步驟。因此，參考在前的關(guān)于該方法的細(xì)節(jié)、優(yōu)點(diǎn)和改進(jìn)的更多信息的描述。
參考下面描述的實(shí)施例說明本發(fā)明的這些和其它方面，并且本發(fā)明的這些和其它方面將是顯而易見的。


在下文中，借助附圖利用實(shí)例描述本發(fā)明，其中圖1示出了根據(jù)現(xiàn)有技術(shù)的傳感器單元；圖2示出了根據(jù)現(xiàn)有技術(shù)具有合并容量的傳感器單元；圖3示出了根據(jù)圖2的傳感器單元與合并控制線的連接；圖4示出了根據(jù)本發(fā)明具有合并能力的傳感器單元；圖5示出了根據(jù)圖4的傳感器單元與合并控制線的連接；圖6更詳細(xì)地示出了根據(jù)圖5的器件中的對(duì)角地址線的連接。
具體實(shí)施例方式
圖中所示的器件可以是X射線檢測器(例如用于醫(yī)療應(yīng)用)或圖像傳感器(例如用于數(shù)字?jǐn)z影)。例如基于非晶硅或結(jié)晶硅(CMOS)技術(shù)，已知平型的X射線檢測器。用于數(shù)字?jǐn)z影和類似應(yīng)用的圖像傳感器一般以所謂的CMOS成像器芯片為基礎(chǔ)。在所有的這些傳感器中，傳感元件(傳感器單元、像素)一般布置成矩陣，其通過掃描邏輯以行方式尋址。從像素獲取信號(hào)通過讀出電子器件、一般是列放大器、復(fù)用器和另外的電子器件來實(shí)現(xiàn)。
像素合并是增加讀出速度的公知技術(shù)，減小了數(shù)據(jù)量，并且在一些情況下，增加了成像傳感器的信噪比。通常，m×n合并指的是水平方向上的m個(gè)像素和垂直方向上的n個(gè)像素的組合。經(jīng)常使用n×n(方形的)合并。合并像素有時(shí)稱為“合并塊”或僅稱為“塊”。
在圖1至3中示例了像素合并的基本方式。圖1示出了具有光電二極管311、復(fù)位開關(guān)312、源極跟隨器晶體管313和讀出開關(guān)314的通用CMOS圖像像素303。(在此沒有示出存在于光電二極管和源極跟隨器的柵極之間的多個(gè)像素電路中的轉(zhuǎn)移柵極。)對(duì)于這種結(jié)構(gòu)中的像素合并，源極跟隨器晶體管的柵極是至關(guān)重要的。它們稱為“像素節(jié)點(diǎn)”或“內(nèi)部節(jié)點(diǎn)”B。將要被組合的像素的所有像素節(jié)點(diǎn)B必須如圖2所示連接在一起。該連接通過水平和垂直線和開關(guān)(331、332和333、334)的矩陣來實(shí)現(xiàn)。通過連接像素節(jié)點(diǎn)B，信號(hào)電荷分布在像素之間，由此可以經(jīng)由源極跟隨器有效地讀出平均信號(hào)。原則上，讀取一個(gè)源極跟隨器的源極的電壓夠用，但實(shí)際上源極還至少在垂直方向上連接在一起。當(dāng)尋址像素時(shí)，以上在讀出線325上獲得。
圖3示出了如何尋址具有像素合并的陣列102的一般方式。有兩個(gè)移位寄存器122和112，其分別控制水平的和垂直的合并開關(guān)332和334。在這種移位寄存器單元中的零值決定了兩個(gè)合并區(qū)之間的邊界。讀出開關(guān)的尋址由移位寄存器133一行行的方式控制。移位寄存器單元133配備有能夠用全局讀出信號(hào)131激活讀出開關(guān)的輸出。
以上描述的合并設(shè)計(jì)的問題是次最佳的讀出速度。如果使用m×n合并(m列與n行)，相比未合并的情況讀出速度僅增加了n倍。該速度增益n是由于平行地尋址和讀出n行的事實(shí)引起的。然而，該“線性的”速度增益是次最佳的，因?yàn)閙列中僅一個(gè)需要從m×n合并區(qū)域讀取信號(hào)。其它的m-1列載送同樣的、冗余信息。通常相應(yīng)的電子器件閑置。
本發(fā)明旨在通過利用合并設(shè)計(jì)克服次最佳的讀出速度，其能夠獲得m·n合并的速度增益，由此使用現(xiàn)有的讀出電子器件的全容量。
本發(fā)明的思想是當(dāng)使用m×n合并時(shí)在垂直方向上同時(shí)尋址m個(gè)合并塊。在存在于m×n塊中的m個(gè)讀出列上分配來自m個(gè)垂直布置的塊的輸出信號(hào)。
本發(fā)明的優(yōu)點(diǎn)是用于m×n合并的前述m·n的速度增益，同時(shí)保持尋址和操作簡單。本發(fā)明能夠合并對(duì)于同一檢測器的m和n的許多不同值。對(duì)于通常的方形合并(n×n)，速度增益相比線性的(n)是二次方程式(n2)。關(guān)于故障容錯(cuò)，對(duì)于斷掉的讀出線，開始是最終的缺陷模式，因?yàn)閷⒂绊憙H垂直方向上的每個(gè)第m合并塊。此外，提出的設(shè)計(jì)還能夠以傳統(tǒng)的合并模式操作(對(duì)于某些缺陷條件的反向兼容性/后退方式)。
盡管由本發(fā)明處理的任務(wù)不是小事，但技術(shù)手段相比現(xiàn)有技術(shù)相對(duì)少且簡單。這還通過下面描述的實(shí)際實(shí)施例示出了。此外，本發(fā)明與成像傳感器的制造中所使用的標(biāo)準(zhǔn)技術(shù)一致，例如矩陣塊的縫合和可能像素中有限數(shù)量的金屬層。
在圖4-6的實(shí)例中引出了本發(fā)明的優(yōu)選實(shí)施例。圖4示出了具有以下另外組件的像素電路(與圖2相比)341用于源極跟隨器313的源極的水平連接線342連接開關(guān)(還通過水平移位寄存器122(圖5)控制)353用于讀出晶體管314的柵極的垂直連接線354連接開關(guān)(還通過垂直移位寄存器122(圖5)控制)361行地址線(圖2的替換線324)371對(duì)角地址線372邏輯態(tài)或“選擇邏輯”(對(duì)于邏輯“0”的開漏、高阻抗)373下拉器件在合并塊中，源極跟隨器的源極(或像素的“外部節(jié)點(diǎn)A”)利用線341和開關(guān)342水平地連接。垂直連接線和開關(guān)(353、354)與下拉器件373一起在垂直方向上形成讀出晶體管314的柵極的線或連接。這意味著，如果一個(gè)讀出晶體管由邏輯柵極372激活，則還將激活合并塊中同一列的所有讀出晶體管。由行地址線361、對(duì)角地址線371和邏輯柵極372形成的激活邏輯是本實(shí)施例的中心。
如前所述，本發(fā)明的基本思想是當(dāng)使用像素合并時(shí)還在垂直方向上同時(shí)尋址若干合并塊。從這些垂直布置的塊輸出的信號(hào)必須分布在存在于合并塊中的讀出列上。困難的任務(wù)是如果允許許多合并塊尺寸則配置可能的連接設(shè)計(jì)。像素應(yīng)當(dāng)連接至穿過它們的讀出線的決定不能單獨(dú)基于列或行信息，而且基于組合。獲得以上的一個(gè)可能的方法是在每個(gè)像素中增加存儲(chǔ)單元(例如移位寄存器)和將對(duì)合并模式特定的整個(gè)“讀出任務(wù)”寫入到全部的陣列。
在圖4-6所示的實(shí)施例中，通過僅利用現(xiàn)有的移位寄存器(已示于圖3中)解決該任務(wù)。主要措施是將對(duì)角地址線371增加到陣列。與行地址線361和邏輯柵極372一起，它們建立該任務(wù)所需要的具體尋址設(shè)計(jì)。對(duì)于這里選擇的邏輯約定，如果對(duì)角地址線和行地址線都具有邏輯電平“0”，則將僅激活像素中的讀出開關(guān)(為了保持移位寄存器133常規(guī)意義的內(nèi)容，因此它們的輸出包括反相器，相比圖3參見圖5)。在這里所示出的優(yōu)選實(shí)施例中，根據(jù)圖6中的設(shè)計(jì)從水平合并移位寄存器122供給對(duì)角地址線。如從圖6可以看到的，對(duì)角地址線(除陣列的真正對(duì)角以外)包括在節(jié)點(diǎn)211的陣列的上邊界處開始的上部和在節(jié)點(diǎn)211的陣列的下部處開始的下部，提到的兩個(gè)節(jié)點(diǎn)211垂直地位于彼此的上方。該布局確保每個(gè)對(duì)角地址線與每行和每列交叉正好一次。對(duì)于每個(gè)合并塊隔離器(寄存器122中的邏輯“0”)，還在“0”處存在對(duì)角地址線，由此能夠沿著該對(duì)角實(shí)現(xiàn)在像素中的讀出開關(guān)。
在圖5中示出了3×3合并的實(shí)際結(jié)構(gòu)。為了清楚，僅用粗箭頭標(biāo)出像素中的垂直和水平移位寄存器112和122的作用。根據(jù)在前的描述，它們指的是水平粗箭頭開關(guān)332起的作用像素節(jié)點(diǎn)的水平連接開關(guān)342起的作用源極跟隨器輸出的水平連接垂直粗箭頭開關(guān)334起的作用像素節(jié)點(diǎn)的垂直連接開關(guān)354起的作用讀出開關(guān)柵極(線或)的垂直連接3×3合并結(jié)構(gòu)由移位寄存器112和122的含義給定。粗箭頭示出了連接的3×3像素。行地址移位寄存器133中的位模式與對(duì)角地址線371上的位模式一起激活第一行/第一列(從頂部計(jì)算)中、第一行/第四列中和第五行/第二列中的邏輯柵極。(這里提到的僅是圖5中所示像素的激活的邏輯柵極。在陣列的其它部分中將有更多激活的邏輯柵極。)由于合并塊中的線或邏輯，激活更多的讀出開關(guān)。這通過指示從像素流動(dòng)到連接至列讀出放大器141的讀出線325上的信號(hào)的彎曲箭頭在圖中示出。例如，在第一個(gè)三行中的所有像素的輸出連接至第一讀出列。由此圖5示出了如何獲得合并塊的時(shí)間有效的讀出。
n×n的方形合并塊的操作以直接的方式從產(chǎn)生在前描述的任一給定的n進(jìn)行。而且沒有合并(＝1×1合并)的操作是清楚的，實(shí)際上是通?！耙淮我恍小弊x出設(shè)計(jì)。而且對(duì)于m×n像素的矩形合并塊，通過利用行地址寄存器133中的適當(dāng)?shù)奈荒Ｊ絹慝@得讀出。再次，當(dāng)將利用穿過合并塊的讀出線時(shí)，讀出將是時(shí)間有效的。
另一種可能性是使用從現(xiàn)有技術(shù)得知的非時(shí)間有效的讀出(例如，后退模式或在某些故障的條件下)。例如，在3×3合并情況下，行地址寄存器133將包含三個(gè)(并且僅三個(gè))連續(xù)的“1”引入線，由此能夠在連接至穿過合并塊的所有三個(gè)讀出線的合并塊中實(shí)現(xiàn)所有的輸出。在該段落中給出的實(shí)例示例了該尋址設(shè)計(jì)的通用性。
為了快速掃描陣列和“清除操作”，行地址移位寄存器133裝配有全局輸出使能(線131)。這能夠移過用于以上描述的所有設(shè)計(jì)的行地址模式并具有在該移位作用期間避免錯(cuò)誤的讀出無效的輸出。
由圖3和5中所示的控制邏輯103裝載和鎖定所有的寄存器。
允許很快的模式開關(guān)的有用變化將具有平行且可選擇的(例如，利用輸出使能)兩個(gè)或多個(gè)水平和垂直的移位寄存器(122、112)，以便能預(yù)裝載新的合并模式。而且可以是在兩個(gè)或多個(gè)合并模式的切換或循環(huán)。
用于讀出開關(guān)的柵極的“線或”不是絕對(duì)必要的，因?yàn)樵瓌t上合并塊中的所有源極跟隨器輸出理想地載送相同的信息(即，相同的電壓信號(hào))。在該情況下，元件353和354不是必要的。而且如果邏輯柵極372構(gòu)造有全驅(qū)動(dòng)能力(例如圖騰柱結(jié)構(gòu))，則可以丟棄下拉器件373。然而，激活連接至適當(dāng)?shù)淖x出列的合并塊中的所有讀出開關(guān)對(duì)完成低輸出阻抗和因此電壓信號(hào)的快速轉(zhuǎn)移是有用的。平行操作的源極跟隨器有效地觀察為n倍“寬”的晶體管。
通過相同的意見(“所有的源極跟隨器輸出載送相同的信息”)，還會(huì)省略水平的連接元件341和342。
對(duì)于成像傳感器的實(shí)際設(shè)計(jì)，掩模縫合對(duì)制造有限面積掩模的大面積傳感器來說是必不可少的。本發(fā)明適合這種方式，因?yàn)榭梢匀娴刂貜?fù)大的塊，而沒有任何改變。可選擇在相鄰縫合塊中的相鄰像素之間不具有直接連接(或甚至在實(shí)際的縫合塊內(nèi)的子塊)。在該情況下，應(yīng)當(dāng)適當(dāng)?shù)剡x擇縫合塊(或子塊)的尺寸以簡化具有許多可能合并模式的操作。
當(dāng)縫合塊(或子塊)尺寸是合并塊寬度的倍數(shù)時(shí)(例如用于n×n合并的n)，這種簡單的操作是切實(shí)可行的。因此，應(yīng)當(dāng)選擇許多倍數(shù)的數(shù)目作為縫合塊或子塊尺寸。例如，如果選擇60為子塊尺寸，則容易利用1×1、2×2、3×3、4×4、5×5、6×6、10×10、12×12、15×15、20×20、30×30和60×60合并(僅提供方形合并塊的情況)。
已描述了從水平合并寄存器直接派生對(duì)角地址線信息是有用的且已經(jīng)允許大的彈性。通過用完全獨(dú)立的另外移位寄存器驅(qū)動(dòng)對(duì)角地址線可以是甚至更高的彈性。原則上也可以是從垂直合并寄存器派生對(duì)角地址線信息。
圖3、5或6中所示的不是像素復(fù)位的詳細(xì)情況(通過線322和復(fù)位晶體管312，比較圖1)。另外可能的部件是光電二極管311和像素節(jié)點(diǎn)B之間的轉(zhuǎn)移柵極(源極跟隨器晶體管313的柵極)。在所有的圖中省略了轉(zhuǎn)移柵極和相關(guān)的驅(qū)動(dòng)線，但本發(fā)明還和轉(zhuǎn)移柵極完全適合。
關(guān)于復(fù)雜性和故障容差，應(yīng)當(dāng)注意用于優(yōu)選解決方法的每像素的另外“組件”的數(shù)目很少(371、372和373，另外加上341、342、353和354)。對(duì)于有缺陷的讀出列(例如，由于線斷開或放大器故障)，用于m×n合并的最終缺陷模式將僅是垂直方向缺少的每第m個(gè)合并塊。這是開始模式，因?yàn)樗话阍试S基于插值法的完全修正。
像素陣列可以是非晶硅薄膜器件(例如TFT板)或以結(jié)晶硅制造的電路(例如CMOS器件)。由此檢測器基板可以分別是玻璃板或非晶硅晶片。在TFT板的情況下，像素電路未必與實(shí)例中繪制的由于a-Si具體考慮引起的看起來相同。
本發(fā)明尤其是對(duì)X射線檢測器和醫(yī)用X射線診斷和干涉的領(lǐng)域中的應(yīng)用(心、C/V、神經(jīng)的、URF、外科、放射學(xué)、3D X射線等)高相關(guān)性的。通常本發(fā)明還用于用戶或?qū)I(yè)應(yīng)用的CMOS圖象器的領(lǐng)域中。
最后指出，在本申請中術(shù)語“包括”不排除其它元件或步驟，不定冠詞“一”不排除多個(gè)，并且單個(gè)處理器或其它單元可實(shí)現(xiàn)幾種方式的功能。而且，權(quán)利要求中的附圖標(biāo)記不解釋為限制它們的范圍。
權(quán)利要求
1.電子器件，包括-處理單元(303)的陣列(102)，其中每個(gè)處理單元具有外部耦連節(jié)點(diǎn)(A)和內(nèi)部耦連節(jié)點(diǎn)(B)；-合并電路，用于選擇性地連接若干處理單元(303)每個(gè)的內(nèi)部耦連節(jié)點(diǎn)(B)，其中定義的一組耦連的處理單元(303)構(gòu)成了合并塊；-尋址電路，用于選擇性地尋址將被訪問的處理單元(303)；-多個(gè)信號(hào)線(325)，其中以每個(gè)信號(hào)線耦連至不同合并塊的這種方式，在尋址電路的控制下，處理單元(303)的外部耦連節(jié)點(diǎn)(A)可以選擇性地連接至所述信號(hào)線(325)中之一。
2.根據(jù)權(quán)利要求1的電子器件，特征在于處理單元(303)是輻射敏感傳感器、尤其是X射線或光傳感器或輻射發(fā)射器。
3.根據(jù)權(quán)利要求1的電子器件，特征在于處理單元(303)布置成N行與M列，并且每個(gè)信號(hào)線(325)可以選擇性地連接至不同列的處理單元。
4.根據(jù)權(quán)利要求3的電子器件，特征在于每列的處理單元(303)的內(nèi)部耦連節(jié)點(diǎn)(B)通過每對(duì)處理單元之間具有開關(guān)(334)的相應(yīng)列線(333)彼此串聯(lián)連接，其中所述的開關(guān)可以通過合并沿著陣列的行延伸的控制線(113)來控制。
5.根據(jù)權(quán)利要求3的電子器件，特征在于每行的處理單元(303)的內(nèi)部耦連節(jié)點(diǎn)(B)通過每對(duì)處理單元之間具有開關(guān)(332)的相應(yīng)行線(331)彼此串聯(lián)連接，其中所述的開關(guān)可以通過合并沿著陣列的列延伸的控制線(123)來控制。
6.根據(jù)權(quán)利要求1的電子器件，特征在于尋址電路包括行地址線(361)，其連接至相應(yīng)行的每個(gè)處理單元(303)中的選擇邏輯(372)。
7.根據(jù)權(quán)利要求6的電子器件，特征在于尋址電路進(jìn)一步包括對(duì)角地址線(371)，其連接至相應(yīng)對(duì)角線系統(tǒng)的每個(gè)處理單元中的所述選擇邏輯(372)，其中當(dāng)且僅當(dāng)行地址線(361)和對(duì)角地址線(371)均被激活時(shí)，該選擇邏輯適合于產(chǎn)生處理單元(303)的外部耦連節(jié)點(diǎn)(A)到它的信號(hào)線(325)的連接。
8.根據(jù)權(quán)利要求5和7的電子器件，特征在于每個(gè)對(duì)角地址線(371)連接至沿著陣列(102)的列延伸的合并控制線(123)中的一個(gè)。
9.根據(jù)權(quán)利要求1的電子器件，特征在于合并電路包括至少兩組寄存器，其中每組寄存器存儲(chǔ)合并塊的模式。
10.根據(jù)權(quán)利要求1的電子器件，特征在于合并電路進(jìn)一步適合于還耦連合并塊的一些或所有處理單元(303)的外部節(jié)點(diǎn)(A)。
11.根據(jù)權(quán)利要求7的電子器件，特征在于合并電路進(jìn)一步適合于還耦連對(duì)應(yīng)于同一信號(hào)線(325)的合并塊的處理單元(303)的選擇邏輯(372)。
12.根據(jù)權(quán)利要求1的電子器件，特征在于其布局與掩?？p合相兼容。
13.X射線檢測器，包括根據(jù)權(quán)利要求1具有X射線敏感處理單元(303)的電子器件。
14.圖像傳感器，包括根據(jù)權(quán)利要求1具有對(duì)可見光、UV和/或IR的光子敏感的處理單元的電子器件。
15.檢查設(shè)備，包括根據(jù)權(quán)利要求13的X射線管和X射線檢測器。
16.用于在具有處理單元(303)的陣列(102)和一組信號(hào)線(325)的電子器件中訪問具有若干處理單元(303)的合并塊的方法，其中對(duì)處理單元(303)尋址以便每個(gè)信號(hào)線訪問不同的合并塊。
全文摘要
本發(fā)明涉及電子器件，如具有可以組合(合并)到m×n像素的合并塊中的像素(303)陣列的X射線檢測器。根據(jù)本發(fā)明，在每個(gè)讀出步驟中可獲得的器件的讀出線(325)全部連接至不同的合并塊，以便當(dāng)使用m×n合并時(shí)，在垂直方向上同時(shí)尋址高達(dá)m個(gè)合并塊。在該情況下，在存在于m×n塊中的m個(gè)讀出列上方分布從m個(gè)垂直布置的塊輸出的信號(hào)。在優(yōu)選實(shí)施例中，行地址線(361)與對(duì)角地址線(371)和簡單激活邏輯(372)一起確保像素所需要的通用尋址。
文檔編號(hào)H04N3/15GK1951103SQ200580014505
公開日2007年4月18日 申請日期2005年5月2日 優(yōu)先權(quán)日2004年5月5日
發(fā)明者M·奧弗迪克, W·魯坦 申請人:皇家飛利浦電子股份有限公司