本發(fā)明屬于半導體技術領域，涉及到一種半導體元器件結(jié)構(gòu)及其制作方法。

背景技術：

隨著半導體技術的發(fā)展，集成電路的集成度越來越高，半導體的應用范圍也越來越廣，目前射頻通信領域中，為了優(yōu)化半導體器件的射頻特性，開始廣泛采用絕緣體上硅(silicononinsulator,soi)技術，具體的soi技術是通過形成一層埋氧層，將硅襯底硅與用于形成半導體器件的頂層硅隔離開來。

但是，由于現(xiàn)今對于組成的元器件的體積要求越來越高，進而對半導體的體積要求也逐漸增加，體積大的半導體在安裝的過程中占有很大的安裝空間，不利于芯片向輕、小等特點發(fā)展，同時芯片對信號的抗干擾能力也有待提高，由于soi硅片的硅襯底與頂層硅之間有埋氧層隔離，硅襯底與頂層硅之間會存在固有的結(jié)電容，在一些情況下，經(jīng)過的射頻信號可能會干擾到半導體器件中硅襯底的載流子，使得硅襯底與硅襯底上方形成器件的區(qū)域之間的結(jié)電容會隨著射頻信號產(chǎn)生不規(guī)律的、非線性的變化，進而導致經(jīng)過半導體器件的信號波形失真。

為了解決半導體的體積大、成本高以及失真率大等問題，現(xiàn)設計一種半導體元器件結(jié)構(gòu)及其制作方法。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種半導體元器件結(jié)構(gòu)及其制作方法，解決了半導體元器件的體積大、成本高以及在信號傳輸?shù)倪^程中傳輸效率低和失真率大的問題。

本發(fā)明的目的可以通過以下技術方案實現(xiàn)：

一種半導體元器件結(jié)構(gòu)，包括絕緣體上硅結(jié)構(gòu)，所述絕緣體上硅結(jié)構(gòu)包括硅襯底；

第一氧化層，位于所述硅襯底的第一表面上；

第二氧化層，位于所述第二氧化層上；

頂層硅，位于所述第二層氧化物上；

半導體器件，位于所述頂層硅內(nèi)或表面；

所述硅襯底的第二表面依次設置有所述第三氧化層、介電層和阻擋層；

開口區(qū)貫穿所述阻擋層、介電層、第三氧化層和硅襯底；

陷阱區(qū)，位于所述開口區(qū)內(nèi)。

進一步地，所述開口區(qū)的截面為矩形、圓形或三角形結(jié)構(gòu)。

進一步地，所述開口區(qū)的數(shù)量為3-6個。

進一步地，所述陷阱區(qū)包括單層結(jié)構(gòu)或多層結(jié)構(gòu)。

一種半導體元器件的制作方法，包括以下步驟：

步驟s1：提供一絕緣體上硅結(jié)構(gòu)，所述絕緣體上硅結(jié)構(gòu)包括硅襯底，在硅襯底的第一表面依次形成第一氧化層、第二氧化層，以及在第二氧化層上形成有頂層硅；

步驟s2：在頂層硅表面及內(nèi)部形成半導體器件；

步驟s3：在硅襯底的第二表面形成有第三氧化層；

步驟s4：在第三氧化層上形成有介電層；

步驟s5：在介電層上形成有阻擋層；

步驟s6：依次蝕刻阻擋層、介電層、第三氧化層和硅襯底，直至露出第一氧化層或第二氧化層，形成開口區(qū)；

步驟s7：在開口區(qū)中形成單層或多層陷阱層。

進一步地，所述第一氧化層、第二氧化層和第三氧化層采用的材料為二氧化硅、氧化錳或氧化鉻中至少一種。

進一步地，所述開口區(qū)與陷阱區(qū)間的間隙填充有材料，所述填充的材料為二氧化硅、氮化硅或二氧化硅與氮化硅的混合物。

本發(fā)明的有益效果：

本發(fā)明通過將埋氧區(qū)和開口區(qū)分別設置在硅襯底的兩個相對面，且形成埋氧層和半導體器件后再對開口進行設置，并在開口區(qū)內(nèi)設置有陷阱區(qū)，因而由于制造工藝的先后，使得陷阱區(qū)不受埋氧層和半導體器件的形成過程的影響，保證陷阱區(qū)具有很好的使用效果，避免硅襯底與頂層硅間形成的固有結(jié)電容對硅襯底中載流子的影響，進而提高信號通過半導體器件的效率，且降低信號的失真率；通過將開口區(qū)依次貫穿阻擋層、介電層、第三氧化層和硅襯底，且在開口區(qū)設置有陷阱區(qū)，降低該半導體元器件的厚度，同時降低半導體的體積；通過對陷阱層進行至少一層的結(jié)構(gòu)設計，提高信號傳輸?shù)乃俣纫约靶盘杺鬏數(shù)臏蚀_性，該發(fā)明不僅具有結(jié)構(gòu)簡單、制作方便和成本低的特點，而且大大提高信號傳輸?shù)男?，在未來半導體的信號傳輸過程中具有深遠的意義。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1至圖3為本發(fā)明一種半導體元器件結(jié)構(gòu)示意圖；

圖4為本發(fā)明一種半導體元器件結(jié)構(gòu)中一開口區(qū)位置示意圖；

圖5為本發(fā)明一種半導體元器件結(jié)構(gòu)中另一開口區(qū)位置示意圖；

圖6為本發(fā)明一種半導體元器件結(jié)構(gòu)中一陷阱層示意圖；

圖7為本發(fā)明一種半導體元器件結(jié)構(gòu)中另一陷阱層示意圖；

圖8為本發(fā)明一種半導體元器件的制作方法示意圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1、2所示，本發(fā)明為一種半導體元器件結(jié)構(gòu)，包括絕緣體上硅結(jié)構(gòu)，絕緣體上硅結(jié)構(gòu)包括硅襯底100，以及位于硅襯底100第一表面的第一氧化層200，以及位于第一氧化層200上的第二氧化層300，以及位于第二氧化層300上方的頂層硅400和嵌入頂層硅400內(nèi)及表面的半導體器件410；

硅襯底第二表面與硅襯底100的第一表面相對設計，如圖3所示，硅襯底100的第二表面上設置有第三氧化層110，以及在第三氧化層110上設置有介電層120，以及在介電層120上設置有阻擋層130，以及貫穿阻擋層130、介電層120、第三氧化層110和硅襯底100的開口區(qū)140；

如圖4至7所示，開口區(qū)140的截面為矩形、圓形或三角形結(jié)構(gòu)，開口區(qū)140的內(nèi)側(cè)設置有陷阱區(qū)150，陷阱區(qū)150與開口區(qū)140間存在間隙區(qū)160，間隙區(qū)160用于填充材料，使得陷阱區(qū)150與開口區(qū)140之間的間隙填充充分，增加硅襯底結(jié)構(gòu)的輕度，其中填充的材料為二氧化硅、氮化硅或二氧化硅與氮化硅的混合物。

其中陷阱區(qū)150包括單層結(jié)構(gòu)或多層結(jié)構(gòu)，陷阱區(qū)150的層數(shù)與捕捉硅襯底100中受到射頻信號的而移動的載流子的速度成正比，進而使得硅襯底100與半導體頂層硅410間的結(jié)電容相對減小，提高信號傳輸?shù)乃俣纫约靶盘杺鬏數(shù)臏蚀_性。

如圖8所示，本發(fā)明提供的一種半導體元器件的制作方法，包括以下步驟：

步驟s1：提供一絕緣體上硅結(jié)構(gòu)，所述絕緣體上硅結(jié)構(gòu)包括硅襯底100，在硅襯底的第一表面依次形成第一氧化層200、第二氧化層300，以及在第二氧化層300上形成有頂層硅400；

步驟s2：在頂層硅400表面及內(nèi)部形成半導體器件410；

步驟s3：在硅襯底100的第二表面形成有第三氧化層110；

步驟s4：在第三氧化層110上形成有介電層120；

步驟s5：在介電層上形成有阻擋層130；

步驟s6：依次蝕刻阻擋層130、介電層120、第三氧化層110和硅襯底100，直至露出第一氧化層200或第二氧化層300,形成開口區(qū)140；

步驟s7：在開口區(qū)140中形成單層或多層陷阱層150。

該實施例中第一氧化層200為埋氧層；也可將第二氧化層300設置為埋氧層，若第二氧化層300為埋氧層，則開口區(qū)140依次貫穿阻擋層130、介電層120、第三氧化層110、硅襯底100和第一氧化層200。

陷阱區(qū)150與開口區(qū)140間的間隙通過添加填充材料進行填充，用于增加硅襯底架構(gòu)的強度，填充的材料為二氧化硅、氮化硅或二氧化硅與氮化硅的混合物。

本實施例中形成的陷阱區(qū)150通過機械結(jié)構(gòu)對其進行研磨，使得表面光滑、平整。

本實施例中第一氧化層200、第二氧化層300和第三氧化層110所采用的材料為二氧化硅、氧化錳或氧化鉻中至少一種。

本實施例中絕緣體上硅結(jié)構(gòu)上的開口區(qū)140的數(shù)量在3-6個，避免開口區(qū)140的數(shù)量過多造成硅襯底的硬度降低。

本發(fā)明通過將埋氧區(qū)和開口區(qū)分別設置在硅襯底的兩個相對面，且形成埋氧層和半導體器件后再對開口進行設置，并在開口區(qū)內(nèi)設置有陷阱區(qū)，因而由于制造工藝的先后，使得陷阱區(qū)不受埋氧層和半導體器件的形成過程的影響，保證陷阱區(qū)具有很好的使用效果，避免硅襯底與頂層硅間形成的固有結(jié)電容對硅襯底中載流子的影響，進而提高信號通過半導體器件的效率，且降低信號的失真率；通過將開口區(qū)依次貫穿阻擋層、介電層、第三氧化層和硅襯底，且在開口區(qū)設置有陷阱區(qū)，降低該半導體元器件的厚度，同時降低半導體的體積；通過對陷阱層進行至少一層的結(jié)構(gòu)設計，提高信號傳輸?shù)乃俣纫约靶盘杺鬏數(shù)臏蚀_性，該發(fā)明不僅具有結(jié)構(gòu)簡單、制作方便和成本低的特點，而且大大提高信號傳輸?shù)男?，在未來半導體的信號傳輸過程中具有深遠的意義。

以上內(nèi)容僅僅是對本發(fā)明的構(gòu)思所作的舉例和說明，所屬本技術領域的技術人員對所描述的具體實施例做各種各樣的修改或補充或采用類似的方式替代，只要不偏離發(fā)明的構(gòu)思或者超越本權利要求書所定義的范圍，均應屬于本發(fā)明的保護范圍。