專利名稱：具有溫度補償功能的數據讀取的非易失性存儲器的制作方法
技術領域：
本發(fā)明涉及非易失性存儲器，特別是一種具有一溫度補償數據讀取周期的非易失性存儲器。
背景技術：
快速(flash)電可擦除可編程只讀存儲器(EEPROM)是一種常用的非易失性存儲系統。典型的，這種存儲器的各個存儲單元包括一個或更多的的存儲元件，該存儲元件存儲靜態(tài)電荷的一可變量。導電浮動柵是該存儲元件中最普遍的，因此這也是在此作為主要描述的例子，但它也可以是電荷俘獲電介質的區(qū)域。由該浮動柵存儲的電荷的電平代表著由該數據存儲元件存儲的數據值。該浮動柵通常覆蓋于晶體三極管的通道區(qū)。
通過加載一電壓至一覆蓋于該浮動柵的控制柵而從一存儲位置讀取數據。由該浮動柵存儲的電荷的電平連同加載至該控制柵的電壓，決定了該晶體三極管是否將通過它的通道來傳導電流。因此，或通過測量該電流、或通過找到使該三極管導電所需的加載至該控制柵的電壓，便可確定由該浮動柵存儲的電壓的電平。在此兩種情況的任一種中，都將所測得的量與參考電平相比較以確定該存儲單元的狀態(tài)。
在快速存儲器(flash memery，以下稱為閃存)中可使用二進制狀態(tài)存儲單元。這些存儲單元具有兩個狀態(tài)“編程狀態(tài)”(通常表示為1)和“擦除狀態(tài)”(通常表示為0)。但是，這種單元并不能有效的利用集成電路中的寶貴的平面資源，因為每個浮動柵只存儲一位的信息。所以許多閃存對于浮動柵使用多電荷電平(大于二)，以使每個浮動柵可能存儲多于一位的信息。
隨著各浮動柵的操作的電荷電平狀態(tài)的數量的增加，必然使兩狀態(tài)間的電壓差減小。狀態(tài)數量的增加而導致的電壓電平范圍的接近使得將一狀態(tài)與另一狀態(tài)區(qū)分變得更加困難。
因為存儲單元的三極管的工作特性隨溫度變化，所以即使當由該浮動柵承載的電荷電平保持不變時，打開該三極管的所需的控制柵電壓也隨溫度變化。
一種用于補償該溫度補償效應的技術是包含提供參考電平的參考存儲單元，其在相同的集成電路晶片上以與數據存儲單元相同的方式形成，所測得的數據存儲單元的電流或電壓與該參考存儲單元的參考電平相比較以讀取它們的存儲狀態(tài)。由此該參考單元以與存儲器存儲單元相同的方式受到電路晶片的溫度變化的影響。于是該參考電平以與從存儲器單元中讀取的數據相同的方式隨溫度偏移。此項技術已在第5172338號美國專利中描述，在此通過引用將之并入。
其它的技術使用的是除了作為溫度參考的存儲單元的另一種機構。帶隙機構(band gap device)是這種機構的一個例子，其作為存儲單元提供于相同的晶片上，或者與這個晶片熱連接的任何地方。以此方法控制加載至存儲單元的控制柵的電壓。

發(fā)明內容
簡要的并且通常的，本發(fā)明提供一種用于非易失性存儲單元的溫度補償讀取的技術，其通過響應于溫度變化而改變位線(bit-line)電壓或電流來實現。本發(fā)明的一種實現方式是在存儲單元陣列晶片上提供一電路，其在讀取操作期間能夠自動的偏置加載至單元的源極或漏極的電壓或電流，該偏置量用于補償由電路晶體的溫度變化導致的存儲單元的閾值電壓的特性的改變。
在一個實施例中，該非易失性存儲單元包括一個存儲三極管，其具有一個數據存儲元件如一個浮動柵、一個或更多個的控制柵以及第一和第二源/漏極。一電流源提供一電流至該數據存儲元件的第一源/漏極，一節(jié)點電連接于該數據存儲元件的第二源/漏極。一偏置電路提供一偏置電壓至該節(jié)點。該偏置電壓幾乎以與該數據存儲單元的閾值電壓隨溫度的變化相反的方式變化。一控制柵電壓電路提供一受控電壓電平至該數據存儲單元的控制柵。
在一更特別的實施例中，一種從一非易失性存儲器中讀取所存儲的數據的方法包括提供一電流至一EEPROM晶體三極管的第一源/漏極，該三極管具有一與一節(jié)點耦合的第二源/漏極。該方法進一步包括由一電流源從該節(jié)點引出一電流，并提供一非熱變化的偏置電壓至晶體三極管的一柵極，該柵極具有一與該節(jié)點耦合的一源極或一漏極。該方法還包括提供一電壓至該EEPROM晶體三極管的一控制柵，并在該EEPROM電晶體的第一源/漏極處讀取一電壓。
本發(fā)明的優(yōu)點在于存儲單元的溫度不會影響從該存儲單元的三極管中讀取的數據的值。本發(fā)明的另一個優(yōu)點是通過使用最小化的附加電路獲得了溫度補償，由此在存儲晶片上占用了更小的空間。


為了更加完整的理解本發(fā)明的其它特征和優(yōu)點，接下來的描述將結合附圖以作參考，其中圖1是結合了本發(fā)明的各方面的一存儲系統的框圖。
圖2是圖1的存儲單元陣列的一部分的局部方框式的示意圖。
圖3是圖2的存儲電路的一部分的等效示意圖。
圖4A顯示了圖3的電路的一改進實施例的幾個特征電流-電壓曲線。
圖4B是解釋圖3的電路在操作期間的電壓曲線圖。
具體實施例方式
通過參照附圖的圖1，2，3，4A和4B，將最佳的了解本發(fā)明的優(yōu)選實施例及其優(yōu)點。在不同的附圖中，相同的附圖標記代表相同或相應的部件。
參照圖1，它顯示了與本發(fā)明的部分組合的一個存儲系統的示例的示意圖。盡管對存儲單元采用其它的物理排列形式也是可以的，該存儲系統10包括一很大數量的各自可尋址的、在一矩形陣列11按行和列排列的存儲單元。位線(未顯示于圖1中)沿著陣列11的列延伸，并通過線15與一位線解碼器和驅動電路13連接。對于存儲單元陣列的一種類型來說，采用了控制柵的兩個不同的設置，字線和調控柵。字線(未顯示于圖1中)沿著陣列11的行延伸，并通過線17連接于一字線解碼器和一驅動電路19。調控柵(未顯示于圖1中)沿著陣列11的列延伸，并通過23連接于一調控柵解碼器和驅動電路21。
控制器27能夠通過線35與一主機設備(未示出)連接。該主機例如可以是一個人電腦、筆記本電腦、數碼相機、音頻播放器或者其它各種掌上電子設備。圖1的存儲系統可以根據一個或多個物理及電氣標準以卡的形式很容易的實現，該標準例如可以是由PCMCIA、CompactFlashTM協會、MMCTM協會或Secure Digital(SD)卡協會設定的。當在一種卡的格式中時，該線35終結于卡的連接器，該卡的連接器與該主機設備的與之相配的連接器相接口。許多卡的電子接口都符合ATA標準，其中該存儲系統就像是一個磁盤驅動器一樣顯示于該主機設備中。還存在其它的存儲卡接口標準。與卡的格式不同的另一可選的方式是，在該主機設備中插入顯示于圖1中的類型的存儲系統。
陣列11的存儲單元可以是如第60916323、6103573和6151248號專利和申請序列號為09/667344、于2000年9月22日申請的、標題是“Non-Volatile Memory Cell Array Having Discontinuous Source And DrainDiffusions Contacted By Continuous And Methods of Forming”和申請序列號為09/925102、于2001年8月8日申請的、標題是“Scalable Self-Aligned DualFloating Gate Memory Cell Array and Methods of Forming the Array”的美國專利申請所描述的類型。通過于此對這些專利及專利申請的全文引用而將之并入。這些類型包括兩個位于一選擇三極管的相對兩邊的浮動柵存儲元件。該單元的每個浮動柵也由一獨立的調控柵控制。
參照圖2，其顯示了存儲系統10的一部分的局部方框式的示意圖。存儲單元陣列11包括以列排列的存儲單元37，39和41。為了說明的目的，只顯示了存儲單元列的一部分，且應當理解該陣列11通常包括許多此種列。圖2示意性的表示了基于前面提到的組合于此的美國專利和專利申請中所描述的存儲單元的兩種浮動柵類型的存儲單元37、39和41。
為說明的目的，可以用存儲單元37作為一個示例單元。在陣列11中的其它單元可以在半導體器件制造過程允許的限度內與該單元37相同。
存儲單元37包括三個三極管43，45，47。三極管43和47是EEPROM三極管。三極管43和47的控制柵包括兩個存儲單元37的兩個調控柵。這些調控柵分別連接于(或形成部分的)調控柵線44和48，并由調控柵解碼器和驅動電路21控制。三極管43和47的浮動柵表示該存儲單元37的兩個浮動柵。
三極管45是一個單元選擇三極管，典型的是一個n通道場效應三極管。代表該存儲單元37的選擇柵的三極管45的柵極連接于由字線解碼器和驅動電路19控制的一字線49。
該三極管43、45和47的通道串行連接于源極與漏極之間，該源極和漏極與兩個字線51和53連接。由此，如果打開(或使之傳導)所有三個三極管43，45和47，則在字線51和53之間存在一導電通路。
位線解碼器和驅動電路13包括一漏極側位線電路55和一源極側位線電路57。如在此進一步描述的，漏極側位線電路55和源極側位線電路57代表位線解碼器和驅動電路13的數據讀取電路。位線解碼器還包括數據寫入電路，其不屬于本文公開的范圍。
在此例中，假設漏極側位線電路55由位線解碼電路59連接于位線51，而源極側位線電路57由位線解碼電路59連接于位線53。選擇這種設置僅僅是為了說明的目的。例如電路55的漏極側位線電路和例如電路57的源極側位線電路對存儲單元陣列11的每一個位線都是可用的。這樣，每個位線51，53能夠或連接于一漏極側位線電路如電路55，或連接于一源極側位線電路如電路57。位線解碼電路59響應于將存儲單元陣列11的一個位線對漏極側位線電路如電路55的連接，并響應于將一個相鄰位線對源極側位線電路如電路57的連接。
漏極側位線電路55包括一電流源61和一電壓讀取電路63，它們都連接于線65。在此例中，線65由位線解碼電路59連接于位線51。電流源61提供一至線65和位線51的選擇電流。電壓讀取電路63讀取線65上的電壓。
源極側位線電流57包括一電流源67和一連接于線71的三極管69。在此例中，線71由位線解碼電路59連接于位線53。電流源連接于線71和接地(或VSS)之間，并從線71至位線53輸送一常電流。三極管69的漏極連接于一電源電壓(VDD)，而其柵極連接于一偏置電壓發(fā)生器73。三極管69的源極連接于線71。三極管69至少提供部分由電流源67輸送的電流。三極管69作為一源跟隨器，在線71上產生一電壓，其等于來自于偏置電壓發(fā)生器73的偏置電壓減去一三極管閾值電壓。
現在將描述由源極側位線電路55和源極側位線電路從存儲單元37讀取數據的過程。為了說明的目的，假設存儲單元37的每一浮動柵可以承載四個指定電荷電平中的一個。因此每個浮動柵存儲兩位信息，以致該存儲單元37存儲全部的四位信息。
在寫操作過程中，過度驅動存儲單元37的調控柵44和48(即三極管43和47的控制柵的一個)中的一個，以致不管該三極管的浮動柵承載的電荷電平而打開相應的三極管43或47。作為一個例子，假設過度驅動調控柵線48(例如驅動至4伏特)，由此三極管47的浮動柵的狀態(tài)與數據讀取操作無關。
選擇字線49以用于通過字線解碼器和驅動電路19來進行讀取操作。因此字線49承載一足以打開三極管45的電壓(例如3伏特)。驅動調控柵線44至下面所述的正常數據讀取電平中的一個，以致能夠檢測三極管43的浮動柵的電荷電平。
圖3中顯示了作為其結果的等效示意圖。電流源從一節(jié)點輸送一常電流。三極管43和69以源極連接至節(jié)點75的方工形成一差分對。該三極管69的柵極由偏置電壓發(fā)生器73偏置，其可以是一熱加強帶隙發(fā)生器。三極管69作為一源跟隨器，以致在節(jié)點75上的電壓等于三極管69的柵極電壓減去三極管的閾值電壓。
三極管的閾值電壓隨著溫度變化，如同三極管43的閾值電壓那樣。因此偏置節(jié)點75和三極管43的源極至一熱變化電壓電平。此可變源偏置三極管43的閾值電壓具有下述優(yōu)點。
三極管可以位于與三極管43熱接近，以使兩個閾值電壓響應于幾乎相同的溫度。例如，如果存儲器10和存儲單元陣列11被分成區(qū)段，三極管69可能位于或接近于容納區(qū)段的三極管43。三極管43和69也可相配以致兩個三極管的閾值電壓隨一類似的溫度范圍而變化。
足以打開三極管43的調控柵電壓取決于由三極管43的浮動柵承載的電荷電平。由此通過四個不同的電壓電平分步加載至該調控柵44以確定哪一個打開三極管43。在表格A中展示了加載至調控柵44的電壓的一示例表單。在加載前一電壓后約1000ns加載每一個電壓。
表格A調控柵電壓 時間VSG0V 0ns1V1000ns2V1000ns3V1000ns
當達到一足以打開三極管43的調控柵電壓時，在電流源61和電流源67之間便建立了一傳導通路。指定電流源產生一小于由電流源67輸送的電流的電流，這些電流相關于一選定的比率，例如一至二之間的一個數。也就是說，由電流源61提供的電流是由電流源67提供的電流的一半。這就在節(jié)點75建立了一個合適的源偏置電壓。這還能保證當打開三極管43時，節(jié)點77(三極管43的漏極)的電壓從約VDD跌至接近于節(jié)點75的電壓。顯示于圖3中的節(jié)點77表示當通過解碼器59連接時，沿著圖2的線51和65的一點。
在此例中，在節(jié)點77的電壓下降由電壓讀取電路63檢測，其包括串行連接于VDD和VSS之間的一p通道三極管79和一個n通道三極管81。三極管79的柵極連接于節(jié)點77。三極管81的柵極接收一重置信號。連接于三極管79和81的漏極的一節(jié)點83提供該電路的數據讀取輸出。
在一數據讀取周期之前，設置在節(jié)點83的電壓接近于VSS。通過臨時插入該重置電流來完成此設置，其暫時的打開三極管81。然后開始上面描述的并顯示于表格A中的調控柵極電壓的周期。當達到三極管43的閾值電壓時，在節(jié)點77的電壓從約VDD降低至接近于節(jié)點75的電壓。此電壓降低足以打開三極管79。因此在節(jié)點83的電壓上升至差不多等于VDD。以此方式，電壓讀取電路63放大并插入了在節(jié)點77輸出的電壓電平。然后可將從電壓讀取電路的讀取輸出用作一二進制輸出以確定哪一個調控柵電壓足以打開三極管43，該三極管依次確定存儲于相應浮動柵的電荷電平。三極管81也可用作為一電流源。
如前所述，三極管69和三極管43優(yōu)選的設置成熱接近位置。因此這兩個三極管的閾值電壓幾乎響應于相同的溫度。而且優(yōu)選的，通過技術處理，三極管43和69是相配的，由此這兩個三極管的閾值電壓隨一類似的溫度范圍而變化。作為一源跟隨器的三極管69在節(jié)點75將非熱變化的柵極電壓有效的轉變?yōu)闊嶙兓脑措妷骸４藷嶙兓磳θ龢O管75的偏置補償了柵極電壓的閾值電壓的溫度變化。因此可以使用(基本非熱變化的)展示于表格A中的調控柵電壓，而不必考慮晶片溫度的變化。也即，足以打開三極管43的調控柵電壓取決于存儲于其浮動柵的電荷電平和三極管69的柵極上的電壓，而不取決于三極管43的局部溫度。
對于圖3的電路特性的說明將首先假設移除了電流源而代之以一電流計。圖3的節(jié)點75的電流流進與流出的的實例作這樣的改進，即如圖4給出的調控柵極電壓VSG的功能。從電流源67流出的電流IT在節(jié)點分成電流IC(通過存儲單元三極管43)和IR(通過三極管69)。圖4的實線顯示了對于每三個操作溫度的存儲單元三極管43的電流-電壓(IC-VSG)曲線。虛線顯示了對于相同示例的操作溫度的三極管的電流電壓特性。對于任意已給出的操作溫度，IT＝IC+IR超過了調控柵電壓VSG的操作范圍。
在圖3的改進實施例中，隨著在其從零伏特開始的范圍內移動調控柵電壓VSG，當VSG達到閾值(VT)時，該存儲單元43開始傳導，例如在25℃時存在閾值97。隨著VSG上升，IC從零上升，而IR下降相同的量。如果三極管43與69具有相同的特性，如上述特殊實施方式中已描述的，圖4中的所有操作曲線都經過點95，該處對于一特定的調控柵電壓VSG1，電流IC和IR彼此相等，其值皆為1/2IT。
不進行前面兩段中所假定，如圖3所示的電路的操作的一個方面由圖4A的曲線來說明。當調控柵電壓低的時候，在節(jié)點77的電壓基本上是電源電壓VDD的電壓。但是當該搞控柵電壓到達值VSG1時，在節(jié)點77的電壓以階梯狀形式下降至基本上為電源電壓VSS的電壓值，顯示于此情況中為接地(零伏特)電勢。這種下降發(fā)生于與圖4A的常交叉電流值95相同的電壓VSG1處。它通過讀取電路63檢測并輸出。
對示例存儲單元三極管43的存儲單元進行編程的過程包括一系列的編程/識別周期。當已編程的單元對于一等于VSG1的調控柵電壓提供一等于電流IR的電流IC時，這些系列將停止。圖2和3的電路的最顯著的優(yōu)點是，由相同的調控柵電壓VSG1在電路晶片的一很寬的溫度范圍內讀取存儲單元。圖4B的輸出性能在一很寬的溫度范圍內保持不變。連接于存儲單元三級管43的節(jié)點75的電壓能響應于變化的溫度而自動調整。
圖3中還顯示了電流源67的一種實現方式的示意圖。在此實施方式中，電流源67使用一電流鏡架構，其中一編程電流源87提供一電流至一編程三級管89。因為連接了三極管89的柵極和漏極，這種架構產生一編程柵極電壓，該電壓可加載至多鏡像三極管91。該鏡像三極管91可以設計成具有與三極管89的尺寸成比例的柵極寬度和長度，以致該鏡像三極管91的每一個都傳導一與電流源87產生的電流成比例的電流。
對于在存儲單元陣列中的每一個位線可以提供一個鏡像三極管。如前所述，位線解碼電路59(圖2中所示)在一個三極管和其相應的位線間建立一連接。這種高空間利用率的架構使得對于在存儲單元陣列中的每一個位線都能提供一電流源，而每個位線僅用了一個三極管。
盡管已詳細的描述了本發(fā)明及其優(yōu)點，應當理解，在不脫離本發(fā)明的主旨及范圍的情況下，可以對其作各種變化、替代或選擇，本發(fā)明的范圍及主旨在所附的權利要求中加以定義。
權利要求
1.一種非易失性存儲器，包括一數據存儲電單元，其包括一存儲元件、一控制柵、第一及第二源/漏極；一可操作的第一電流源，以提供一第一電流至第一源/漏極；一節(jié)點，其電連接于第二源/漏極；一可操作的偏置電路，以提供一偏置電壓至該節(jié)點，該偏置電壓隨溫度變化，該偏置電壓的變化幾乎與數據存儲單元的閾值電壓的熱變化相反；以及一可操作的控制柵電壓電路，以提供一電壓電平至該控制柵。
2.如權利要求1所述的非易失性存儲器，進一步包括一連接于該數據存儲單元的第一源/漏極的數據讀取電路，可操作該數據讀取電路來讀取一第一源/漏極的電壓。
3.如權利要求1所述的非易失性存儲器，其中該偏置電路包括一連接于該節(jié)點的第二電流源；一可操作的參考電壓發(fā)生器，以產生一參考電壓，該參考電壓是非溫度變化的；以及一偏置三極管，其具有一連接于該節(jié)點的第一源/漏極，該偏置三極管具有一連接于該參考電壓發(fā)生器的柵極。
4.如權利要求1所述的非易失性存儲器，其中在該數據存儲元件的一讀取周期期間，可操作該控制柵電壓電路以提供一電壓電平的預定序列至該數據存儲單元的控制柵。
5.一種非易失性存儲器，包括用于存儲數據的裝置，該裝置包括一電荷存儲元件、一控制柵、第一及第二源/漏極；用于提供一第一電流至該數據存儲裝置的第一源/漏極的裝置；用于提供一偏置電壓至該數據存儲裝置的第二源/漏極的裝置，該偏置電壓隨溫度變化，該偏置電壓的變化幾乎與數據存儲裝置的閾值電壓的熱變化相反；以及用于提供一電壓電平至該數據存儲裝置的控制柵的裝置。
6.如權利要求5所述的非易失性存儲器，進一步包括用于在該數據存儲裝置的第一源/漏極讀取電壓的裝置。
7.如權利要求6所述的非易失性存儲器，其中用于提供偏置電壓的裝置包括用于從該數據存儲裝置的第二源/漏極引出一第二電流的裝置；用于產生一參考電壓的裝置，該參考電壓幾乎不隨溫度變化；以及一偏置三極管，其具有一連接于該數據存儲裝置的第二源/漏極的一第一源/漏極，該偏置三極管具有一連接于該用于產生參考電壓的裝置的柵極。
8.如權利要求7所述的非易失性存儲器，其中可操作該用于提供一電壓電平至該數據存儲裝置的控制柵的裝置，以在該數據存儲裝置的一讀取周期期間，提供一電壓電平的預定序列至該數據存儲裝置的控制柵。
9.用于從一非易失性存儲器讀取所存儲的數據的方法，包括傳導一第一電流通過一EEPROM三極管的第一源/漏極，該EEPROM三極管具有一連接于一節(jié)點的第二源/漏極；由一電流源傳導電流通過該節(jié)點；提供一非熱變化偏置電壓至一三極管的一柵極，該三極管具有連接于該節(jié)點的一源/漏極，該三極管至少傳導由該電流源驅使而通過該節(jié)點的電流的一部分；提供一電壓至該EEPROM三極管的一控制柵；以及檢測在該EEPROM三極管的第一源/漏極處的一電壓。
10.如權利要求9所述的方法，進一步包括提供一系列電壓來控制EEPROM三極管的控制柵；檢測在該EEPROM三極管的第一源/漏極處的一電壓降；以及從該EEPROM三極管的第一源/漏極處的一電壓降，確定該系列電壓中的哪一個電壓使得該EEPROM三極管傳導。
11.如權利要求10所述的方法，進一步包括響應于使得該EEPROM三極管傳導的電壓的確定，而確定由該EEPROM三極管存儲的一數值。
12.一種操作非易失性存儲單元的陣列的方法，該存儲單元各自具有活力有至少一個存儲元件，該存儲元件位于源/漏極和一控制柵之間的一通道的一部分之上，該控制柵連接有至少一個存儲元件，該方法包括為同時讀取或于其中編程數據，而對一個或更多的單元尋址，應用一電加載至已尋址的單元的至少一個源/漏極的電平，其作為該存儲單元陣列的溫度的函數而變化，以及應用一組電壓至已尋址的單元的控制柵，此組電壓不依賴于該顧慮儲單元陣列的溫度。
全文摘要
本發(fā)明揭示了一種新的非易失性存儲器。該非易失性存儲器包括一數據存儲單元陣列，其中每一個都包括一存儲元件(43)如一浮動柵、一控制柵、第一及第二源/漏極。一電流源(61)提供一電流至該數據存儲元件的第一源/漏極。一節(jié)點(75)電連接于該數據存儲單元的第二源/漏極。一偏置電路(73，79)提供一偏置電壓至該節(jié)點。該偏置電壓幾乎以與該數據存儲元件的閾值電壓的熱變化相反的方式而變化。一控制柵電壓電路提供一電壓電平至該數據存儲單元的控制柵。
文檔編號G11C16/04GK1610948SQ02826594
公開日2005年4月27日 申請日期2002年10月24日 優(yōu)先權日2001年11月2日
發(fā)明者若爾-安德里安·瑟尼 申請人:桑迪士克股份有限公司