1.一種基于MPC8640D的信息處理板裝置，其特征在于：包括一FPGA，所述FPGA外掛4片CPU，所述CPU型號為MPC8640D，每片所述的CPU均通過SRIO總線、PCIE總線和GbE總線與VPX連接器連接，用于板內(nèi)和板外的數(shù)據(jù)交互，所述FPGA外接有256MB的FLASH，所述FPGA還分別與設置于前面板上的兩個光電轉換模塊、調(diào)試串口和復位按鍵連接。
2.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：每片所述CPU均外掛兩個DDR，每個所述DDR容量均為512MB。
3.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：所述FLASH包括兩片2片Spansion公司的S29GL01GP FLASH芯片。
4.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：所述SRIO總線包括TS1578芯片，所述TS1578芯片包括8路×4 SRIO接口，其中所述4路×4 SRIO接口分別與4片CPU連接，其余4路×4 SRIO接口與VPX連接器的P1口連接，所有路×4 SRIO接口均支持RapidIO 1.2規(guī)范，所有路×4 SRIO接口的默認線速均為3.125Gbps。
5.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：所述PCIE總線包括PEX8648芯片，所述PEX8648芯片包括6路×8 PCIE接口，其中所述4路×8 PCIE接口分別與4片CPU連接，1路×8 PCIE接口與VPX連接器的P5口連接，1路×8 PCIE接口與FPGA連接，所有路×8 PCIe接口均支持PCIe 1.0a規(guī)范，所有路×8 PCIe接口的默認線速均為2.5Gbps。
6.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：所述GbE總線包括BCM5396芯片，所述BCM5396芯片至少包括13路千兆網(wǎng)口，其中4路千兆網(wǎng)口經(jīng)PHY芯片后分別與4片CPU的RGMII接口連接，4路千兆網(wǎng)口與VPX連接器的P2口連接，4路千兆網(wǎng)口與VPX連接器的P3口連接，1路千兆網(wǎng)口經(jīng)PHY芯片后與前面板上的調(diào)試網(wǎng)口連接。
7.根據(jù)權利要求5所述的基于MPC8640D的信息處理板裝置，其特征在于：所述調(diào)試網(wǎng)口為1路1000Base-T以太網(wǎng)接口。
8.根據(jù)權利要求5所述的基于MPC8640D的信息處理板裝置，其特征在于：所述4片CPU各引出1路RGMII接口與VPX連接器的P2口連接。
9.根據(jù)權利要求1所述的基于MPC8640D的信息處理板裝置，其特征在于：所述前面板上還設置有8個LED指示燈，所述調(diào)試串口為1路RS232異步串口，所述兩個光電轉換模塊各包括1路光纖接口，所述光纖接口的默認線速為3.12Gbps。