神經(jīng)元電路及其方法
【專利摘要】一種穿刺域異步神經(jīng)元電路，包括第一穿刺到指數(shù)電路，其用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指數(shù)；第一可調(diào)增益電路，其用于模擬穩(wěn)態(tài)的可塑性，該第一可調(diào)增益電路耦接到第一電壓型尖峰指數(shù)輸出，并具有第一電流輸出；神經(jīng)元核心電路，其耦接到所述第一電流輸出以模擬神經(jīng)元核心，并具有尖峰編碼電壓輸出；濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，并具有增益控制輸出，其耦接到所述第一可調(diào)增益電路以控制所述第一可調(diào)增益電路的增益；延遲可調(diào)電路，其用于模擬軸突延遲，耦接到尖峰編碼電壓輸出，具有軸突延遲輸出。
【專利說明】神經(jīng)元電路及其方法
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)涉及并要求2012年7月25日提交的美國臨時(shí)專利申請(qǐng)NO. 61/675, 736的 權(quán)利,在此將全部公開的內(nèi)容并入本文。
[0003] 關(guān)于聯(lián)邦基金聲明
[0004] 本發(fā)明是在美國政府合同HRL0011-09-C-0001的支持下作出的。美國政府在本發(fā) 明中孚有一定的權(quán)利。

【技術(shù)領(lǐng)域】
[0005] 本公開涉及神經(jīng)處理，尤其涉及神經(jīng)元電路。更具體而言，本公開涉及具有可編程 活動(dòng)動(dòng)力學(xué)（kinetic dynamic)、穩(wěn)態(tài)可塑性和軸突延遲的尖峰域神經(jīng)元電路。

【背景技術(shù)】
[0006] 人類大腦包括約IO11個(gè)神經(jīng)元和IO15個(gè)神經(jīng)鍵。形成人類大腦的神經(jīng)元、神經(jīng)鍵 以及它們的網(wǎng)絡(luò)是非常復(fù)雜的生物系統(tǒng)。圖IA示出了生物神經(jīng)元的簡(jiǎn)化圖。在圖IA中， 神經(jīng)元接收若干刺激性輸入電流信號(hào)Q1, i2, "--?）并產(chǎn)生單個(gè)輸出信號(hào)Vtjut。圖IB示出了 典型的輸出信號(hào)的示例。其包括一連串的尖峰，這些尖峰為短時(shí)脈沖。輸出信息被編碼成 這些尖峰（tl，t2…）的時(shí)序。
[0007] 附圖IC示出了神經(jīng)鍵電路的簡(jiǎn)化模型。神經(jīng)鍵的輸入端被指定為接收突觸前神 經(jīng)兀的輸出電壓信號(hào)。該電壓被稱為突觸前輸入電壓并被表不為Vpra。神經(jīng)鍵的輸出端被 指定為將電流提供到突觸后神經(jīng)元的輸入節(jié)點(diǎn)中。該神經(jīng)鍵的輸出電流被表示為is。
[0008] 神經(jīng)元計(jì)算機(jī)已用于模仿神經(jīng)元和神經(jīng)鍵的行為，并且已提出模仿它們行為的電 路。在2011年6月12日提交的美國專利申請(qǐng)No. 13/151，763中，J. Cruz-Albercht、P. Petre 和 N. Srinivasa 描述了一種"High-Order Time Encoded Based Neuron Circuit"。所描述 的電路具有多個(gè)生物機(jī)制，但不包括模擬活動(dòng)動(dòng)力學(xué)、穩(wěn)態(tài)可塑性和軸突延遲的特征的電 路。
[0009] 活動(dòng)動(dòng)力學(xué)是指與神經(jīng)元的神經(jīng)鍵相關(guān)聯(lián)的信號(hào)動(dòng)力學(xué)。特別地，活動(dòng)動(dòng)力學(xué)是 指來自尖峰輸入端的神經(jīng)鍵輸出響應(yīng)的時(shí)間演化。這個(gè)時(shí)間響應(yīng)具有指數(shù)衰減的形狀。穩(wěn) 態(tài)可塑性是指神經(jīng)元網(wǎng)絡(luò)相對(duì)于神經(jīng)網(wǎng)絡(luò)活動(dòng)性調(diào)節(jié)它們自身的應(yīng)激性的的能力。這種自 我調(diào)節(jié)用于將長時(shí)間內(nèi)的輸出平均尖峰率發(fā)展成目標(biāo)值。軸突延遲是指一個(gè)軸突中的延 遲，軸突一般傳導(dǎo)電脈沖離開神經(jīng)元的細(xì)胞體。該延遲與尖峰通過軸突的時(shí)間相關(guān)聯(lián)。軸 突將產(chǎn)生尖峰的神經(jīng)元核心連接到接收該尖峰的延遲版本的目標(biāo)神經(jīng)鍵。
[0010] 在 2010 年 10 月 26 日發(fā)布的美國專利 No. 7, 822, 698 中，J. Cruz-Albercht 和 P. Petre 描述了 "Spike Domain and Pulse Domain Non-Linear Processors，'。美國專利 No. 7, 822, 698中描述的神經(jīng)元電路具有尖峰域特征但是不包括模擬活動(dòng)動(dòng)力學(xué)、穩(wěn)態(tài)可塑 性和軸突延遲的特征的電路。
[0011] J. Cruz-Albercht、M. Yung 和 Srinivasa 在 "Energy-Efficient Neuron, Synapse and STDP Circuits，'（IEEE Trans, on Biomedical Circuits and Systems, pp. 246-256, V〇1.6，N〇.3,2012年6月）中描述了另一種電路。該電路確實(shí)描述了神經(jīng)元核心但是不包 括任何提供關(guān)于活動(dòng)動(dòng)力學(xué)、穩(wěn)態(tài)可塑性和軸突延遲的特征的電路。
[0012] J. Lazzaro 在 "Low-Power Silicon Spiking Neurons and Axons，'（IEEE Symposium on Circuitry and Systems, pp. 2220-2223, 1992 年）中還描述了另一種電路。 該論文描述了一種穩(wěn)態(tài)可塑性和活動(dòng)動(dòng)力學(xué)的電路。然而，與神經(jīng)元相關(guān)聯(lián)的神經(jīng)鍵的每 個(gè)輸入端都需要一個(gè)電容器，這將需要很多的電容器。
[0013] C. Bartolozzi 等在"Silicon Synaptic Homoestasis)，'（Brain Inspired Cognitive Systems, 2006年10月）中描述了一種軸突延遲類型的電路。但是，該電路針對(duì) 每個(gè)延遲級(jí)需要兩個(gè)電容器。
[0014] 需要一種克服現(xiàn)有技術(shù)中上述不足的電路。鑒于模仿包括約IO11神經(jīng)元和IO 15個(gè) 神經(jīng)鍵的人類大腦的挑戰(zhàn)，因此期望在更精確地模仿神經(jīng)元和神經(jīng)鍵的生物學(xué)特性的同時(shí) 減少電路的復(fù)雜度。本公開的實(shí)施例就是從這些和其他的需求出發(fā)。


【發(fā)明內(nèi)容】

[0015] 在公開的第一實(shí)施例中：一種尖峰域異步神經(jīng)元電路，包括：第一尖峰到指數(shù)電 路，其用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指數(shù)，該第一尖峰到指數(shù) 電路具有多個(gè)第一電壓型尖峰域輸入，并具有第一電壓型尖峰指數(shù)輸出；第一可調(diào)增益電 路，其用于模擬穩(wěn)態(tài)可塑性，所述第一可調(diào)增益電路耦接到第一電壓型尖峰指數(shù)輸出，并具 有第一電流輸出；神經(jīng)元核心電路，其耦接到所述第一電流輸出，以模擬神經(jīng)元核心，并具 有尖峰編碼電壓輸出；濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，并具有增益 控制輸出，所述增益控制輸出耦接到所述第一可調(diào)增益電路以控制所述第一可調(diào)增益電路 的增益；可調(diào)延遲電路，其用于模擬軸突延遲，所述可調(diào)延遲電路耦接到尖峰編碼電壓輸 出，并具有軸突延遲輸出。
[0016] 在公開的另一實(shí)施例中，一種提供尖峰域異步神經(jīng)元電路的方法，包括：形成用于 在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指數(shù)的第一尖峰到指數(shù)電路，該第一 尖峰到指數(shù)電路具有多個(gè)第一電壓型尖峰域輸入，并具有第一電壓型尖峰指數(shù)輸出；形成 用于模擬穩(wěn)態(tài)可塑性的第一可調(diào)增益電路，其耦接到第一電壓型尖峰指數(shù)輸出，并具有第 一電流輸出；形成神經(jīng)元核心電路，其耦接到所述第一電流輸出以模擬神經(jīng)元核心，并具有 尖峰編碼電壓輸出；形成濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，并具有輸 出端，該輸出端耦接到所述第一可調(diào)增益電路的增益控制以控制所述第一可調(diào)增益電路的 增益；形成用于模擬軸突延遲的延遲調(diào)整電路，其耦接到尖峰編碼電壓輸出，并具有軸突延 遲輸出。
[0017] 通過后面的詳細(xì)說明和附圖，這些特征和其他特征將變得更加清楚。在附圖和說 明中，附圖標(biāo)記表示不同的特征，相同的附圖標(biāo)記在全部附圖和說明中表示相同的特征。

【專利附圖】

【附圖說明】
[0018] 圖IA和圖IB分別示出了根據(jù)現(xiàn)有技術(shù)的生物神經(jīng)元的簡(jiǎn)化圖和根據(jù)現(xiàn)有技術(shù)的 神經(jīng)元的典型輸出信號(hào)的示例；
[0019] 圖IC示出了根據(jù)現(xiàn)有技術(shù)的神經(jīng)鍵電路的簡(jiǎn)化模型；
[0020] 圖2是根據(jù)本公開的具有可編程活動(dòng)動(dòng)力學(xué)、穩(wěn)態(tài)可塑性和軸突延遲的異步尖峰 神經(jīng)元電路的框圖；
[0021] 圖3示出了來自根據(jù)本公開的圖2中所示的電路框圖的典型的輸出波形；
[0022] 圖4A是圖2的尖峰到指數(shù)塊的電路圖，圖4B示出了根據(jù)本公開的尖峰到指數(shù)塊 的典型的輸入波形的示例和的典型的輸出波形的示例；
[0023] 圖5示出了根據(jù)本公開的圖2的可調(diào)節(jié)增益塊和濾波和比較塊的電路圖；
[0024] 圖6A示出了根據(jù)本公開的神經(jīng)元核心電路圖，并且圖6B示出了神經(jīng)元核心電路 的典型的輸出波形；
[0025] 圖7A示出了根據(jù)本公開的圖6A的磁滯比較器的輸入輸出傳輸特性，圖7B示出了 磁滯比較器的電路圖，圖7C示出了磁滯比較器中的跨導(dǎo)放大器的輸入輸出傳輸特性；
[0026] 圖8A示出了根據(jù)本公開的圖2和圖6A的神經(jīng)元核心的另一電路圖，并且圖8B示 出了根據(jù)本公開的圖8A的電路的典型的輸出波形；
[0027] 圖8C示出了根據(jù)本公開的圖2的神經(jīng)元核心的電路圖的另一實(shí)施例；
[0028] 圖9A示出了圖2的延遲級(jí)塊的電路，圖9B示出了根據(jù)本公開的延遲級(jí)塊的一個(gè) 延遲級(jí)的電路圖；
[0029] 圖10示出了根據(jù)本公開的圖2的尖峰到指數(shù)塊的輸入和輸出的典型波形和圖2 的神經(jīng)元核心的輸出的模擬；
[0030] 圖11示出了根據(jù)本公開的圖2的尖峰到指數(shù)塊的輸入和輸出的典型波形、圖2的 神經(jīng)元核心的輸出、圖2的延遲級(jí)塊的輸出、和尖峰到指數(shù)塊的輸入的Tisi(尖峰間距）和 延遲級(jí)塊的輸出的Tisi的模擬。

【具體實(shí)施方式】
[0031] 下面的描述中，將對(duì)大量的具體細(xì)節(jié)進(jìn)行闡述以清楚地描述在本文中公開的各種 特定實(shí)施例。然而，本領(lǐng)域技術(shù)人員將理解，在沒有以下討論的全部特定細(xì)節(jié)的情況下也可 以實(shí)現(xiàn)當(dāng)前所聲明的發(fā)明。在其他實(shí)施例中，將不對(duì)眾所周知的特征進(jìn)行描述，以避免模糊 本發(fā)明。
[0032] 圖2示出了根據(jù)本公開的具有可編程活動(dòng)動(dòng)力學(xué)、穩(wěn)態(tài)可塑性和軸突延遲的異步 尖峰神經(jīng)元電子電路10的結(jié)構(gòu)圖?？梢詫⒃撾娐酚米鲗?shí)現(xiàn)大型并行神經(jīng)元電子系統(tǒng)的基 本元件來進(jìn)行處理。所述異步尖峰神經(jīng)元電子電路10只需要少量的內(nèi)部電容器來實(shí)現(xiàn)大 量的效果，從而允許在相對(duì)小的區(qū)域中以相對(duì)低的功率來實(shí)現(xiàn)所述電路10。這非常重要，因 為電容器的數(shù)量可能是實(shí)現(xiàn)在集成電路中的神經(jīng)元網(wǎng)絡(luò)的密集度的限制因素。在電路10 中，針對(duì)一組n個(gè)神經(jīng)鍵只有一個(gè)電容器。例如，在具有5000個(gè)神經(jīng)鍵的網(wǎng)絡(luò)中，電路10 的使用可以將神經(jīng)元和神經(jīng)鍵的網(wǎng)絡(luò)中的電容器的數(shù)量減少5000個(gè)。
[0033] 附圖3示出了一個(gè)來自圖2中所述電路框圖10的典型的輸出波形44。如圖2所 示，神經(jīng)元網(wǎng)絡(luò)具有多個(gè)電路10。一個(gè)電路的輸出44可以連接到另一個(gè)電路10的一個(gè)或 多個(gè)輸入端，因此，如圖3所示，輸入14和18具有相同的波形。一般而言，電路10之間的 互連性會(huì)非常復(fù)雜。
[0034] 電路10具有多組輸入。將第一組n個(gè)輸入標(biāo)記為inputn到input ln14。將第二 組m個(gè)輸入標(biāo)記為;[即111:21到;[即111:2111 18。n個(gè)輸入的數(shù)目與m個(gè)輸入的數(shù)目可以不同。所 有的輸入都是電壓類型的尖峰域信號(hào)。電路10具有單個(gè)輸出44,該輸出44也是電壓類型 尖峰域信號(hào)。
[0035] 所有的信號(hào)都是異步的。如圖3所示，輸出信號(hào)44只有兩個(gè)可能的幅值，S卩，高和 低。將輸出信號(hào)44中的信息全部編碼成穩(wěn)幅異步尖峰的時(shí)序。
[0036] 尖峰到指數(shù)（spike-to-exponential)級(jí)12和尖峰到指數(shù)級(jí)16用于在神經(jīng)元的 輸入處實(shí)現(xiàn)可編程活動(dòng)動(dòng)力學(xué)。分別連接到尖峰到指數(shù)級(jí)12和尖峰到指數(shù)級(jí)16的輸出端 的可調(diào)增益單元24和可調(diào)增益單元26由濾波器和比較器電路28控制并實(shí)現(xiàn)穩(wěn)態(tài)可塑性。 尖峰到指數(shù)級(jí)12和16和可調(diào)增益單元24和26 -起作為模擬神經(jīng)鍵的行為的電路。神經(jīng) 元核心36連接到可調(diào)增益單元24和可調(diào)增益單元26的輸出之和34,并可模仿積分發(fā)放 神經(jīng)元。神經(jīng)元核心36將電流信號(hào)i34轉(zhuǎn)換為電壓信號(hào)y38,該電壓信號(hào)y38是尖峰編碼 的。延遲段40連接到神經(jīng)元核心36的輸出端并實(shí)現(xiàn)軸突延遲。
[0037] 電路10具有各種控制信號(hào)。ControLk1IS和control_k 215用于為尖峰到指數(shù)電 路12和尖峰到指數(shù)電路16設(shè)置內(nèi)部時(shí)間常量以在神經(jīng)元輸入端實(shí)現(xiàn)可編程活動(dòng)動(dòng)力學(xué)。C〇ntr〇l_h 29用于為所述濾波器和比較器28和可調(diào)增益電路24和26設(shè)置目標(biāo)神經(jīng)元尖 峰率以實(shí)現(xiàn)穩(wěn)態(tài)可塑性。control_d用于為軸突延遲電路40設(shè)置目標(biāo)延遲。
[0038] 信號(hào)Vl20和v222分別是尖峰到指數(shù)塊12和尖峰到指數(shù)塊16的電壓輸出。信號(hào) V1是輸入inputn到inputln 14的函數(shù)，信號(hào)V2是輸入input21到input2m 18的函數(shù)。信號(hào) L30和i232分別是可調(diào)增益塊24和可調(diào)增益塊26的電流輸出。信號(hào)iJO和i232是電壓 信號(hào)Vl20和v222的量化版本（scaled version)。信號(hào)i 34是L30和i232的和，并且作 為神經(jīng)元核心36的輸入。信號(hào)y 38是神經(jīng)元核心36的輸出，并被提供為延遲狀態(tài)40的 輸入。
[0039] 圖4A是圖2中尖峰到指數(shù)塊12的電路圖。尖峰到指數(shù)電路12具有一個(gè)或多個(gè)輸 入放大器70、積分器74、和包括具有可變?cè)鲆娴姆糯笃?6和加法器72的負(fù)反饋電路。積 分器74可通過具有電容器和由時(shí)間常數(shù)控制器控制的可變電阻器的集成電路實(shí)現(xiàn)?？勺?增益放大器76可以通過可變電阻器實(shí)現(xiàn)。
[0040] 圖4B示出了尖峰到指數(shù)塊的典型輸入波形14的示例和典型輸出波形20的示例。 如圖4B所示，輸入inputn到inputin 14是電壓尖峰序列。如圖4B所示的簡(jiǎn)化仿真示例中 只有一個(gè)輸入（即inputn)是活躍的并具有尖峰，而且只繪制了這個(gè)輸入。一般而言，多個(gè) 輸入14是活躍的并具有尖峰。如圖4B所示，多個(gè)輸入尖峰被轉(zhuǎn)換為輸出20,該輸出20急 劇拉升到高電平并隨之指數(shù)衰減到低電平。可以將該輸出稱作尖峰指數(shù)。
[0041] 圖5示出了圖2中的可調(diào)增益模塊24、26和濾波器和比較器模塊的電路圖?？烧{(diào) 增益模塊24和可調(diào)增益模塊26可以分別由跨導(dǎo)放大器84和跨導(dǎo)放大器86實(shí)現(xiàn)?？鐚?dǎo)放 大器84和跨導(dǎo)放大器86的輸入分別是信號(hào)vl20和信號(hào)v222?？鐚?dǎo)放大器84和跨導(dǎo)放大 器86的輸出分別是電流i 130和電流i232?？鐚?dǎo)放大器84和跨導(dǎo)放大器86的跨導(dǎo)增益為 g，可通過濾波器和比較器模塊28的輸出端處的信號(hào)85來調(diào)節(jié)跨導(dǎo)增益。
[0042] 跨導(dǎo)放大器84具有內(nèi)部選通電路，當(dāng)vl20小于可編程閾值時(shí)，該內(nèi)部選通電路將 輸出電流i 130置為0。類似地，跨導(dǎo)放大器86可以具有內(nèi)部選通電路，當(dāng)v222小于可編程 閾值時(shí)，該內(nèi)部選通電路將輸出電流i232置為0。
[0043] 濾波器和比較器模塊28具有低通濾波器80,低通濾波器80的輸入端連接到神經(jīng) 元核心36的輸出y 38。比較器82連接到低通濾波器80的輸出端和control_h 29,并且 比較器輸出信號(hào)85。c〇ntr〇l_h 29用于設(shè)置整個(gè)神經(jīng)元電路的期望的長期目標(biāo)輸出尖峰 率。
[0044] 圖6A示出了圖2的神經(jīng)元核心36的電路圖，該電路可以具有電流源54、電容器 50和磁滯比較器52。圖6B示出了神經(jīng)元核心36的輸出y 38的典型輸出波形。
[0045] 圖7A示出了圖6A的磁滯比較器52的輸出輸入傳輸特性，示出了當(dāng)尖峰開始時(shí)， 將輸出y設(shè)置為電壓Vra，直到尖峰結(jié)束。然后，將該電壓重置為尖峰的開始和結(jié)束分 別由VM_Th,和Vsutesrt確定。圖7B示出了磁滯比較器52的實(shí)施例的電路圖，該磁滯比較器52 具有帶有正反饋64的非線性跨導(dǎo)放大器60和電阻62。圖7C示出了磁滯比較器52中的跨 導(dǎo)放大器60的輸出輸入傳輸特性，不出了跨導(dǎo)放大器60的增益大于1/Rq，其中Rq為電阻 62的電阻值。
[0046] 圖8A示出了圖2和圖6A的神經(jīng)元核心36的電路圖的一個(gè)實(shí)施例。圖8A的電路 用電容器50、磁滯比較器52和壓控電流源54實(shí)現(xiàn)神經(jīng)元核心。如圖8A所示，壓控電流源 54由兩個(gè)串聯(lián)的場(chǎng)效應(yīng)晶體管120和場(chǎng)效應(yīng)晶體管124實(shí)現(xiàn)，場(chǎng)效應(yīng)晶體管120的柵極連 接到設(shè)定電壓Vpw，場(chǎng)效應(yīng)晶體管124的柵極連接到反相器122的輸出端，反相器122的輸入 端連接到磁滯比較器60的輸出端。圖8B示出了在輸入34是直流（DC)的情況下圖8A的 神經(jīng)元核心電路的輸出38的晶體管級(jí)模擬的典型輸出波形。該電路的能耗非常低，約每尖 峰0. 4pJ，并且輸出y 38是電壓尖峰序列。
[0047] 圖8C為根據(jù)本公開的用于實(shí)現(xiàn)圖2的神經(jīng)元核心36的電路的替代實(shí)施例。該實(shí) 施例是積分發(fā)放神經(jīng)元并執(zhí)行以下等式：

【權(quán)利要求】
1. 一種尖峰域異步神經(jīng)元電路，包括： 第一尖峰到指數(shù)電路，其用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指 數(shù)，所述第一尖峰到指數(shù)電路具有多個(gè)第一電壓型尖峰域輸入，并具有第一電壓型尖峰指 數(shù)輸出； 第一可調(diào)增益電路，其用于模擬穩(wěn)態(tài)可塑性，所述第一可調(diào)增益電路耦接到第一電壓 型尖峰指數(shù)輸出，并具有第一電流輸出； 神經(jīng)元核心電路，其耦接到所述第一電流輸出以模擬神經(jīng)元核心，并具有尖峰編碼電 壓輸出； 濾波器和比較器電路，其耦接到所述尖峰編碼電壓輸出，并具有增益控制輸出，所述增 益控制輸出耦接到所述第一可調(diào)增益電路以控制所述第一可調(diào)增益電路的增益；以及 可調(diào)延遲電路，其用于模擬軸突延遲，所述可調(diào)延遲電路耦接到尖峰編碼電壓輸出， 并具有軸突延遲輸出。
2. 如權(quán)利要求1所述的電路，還包括： 第二尖峰到指數(shù)電路，其用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指 數(shù)，所述第二尖峰到指數(shù)電路具有多個(gè)第二電壓型尖峰域輸入，并具有第二電壓型尖峰指 數(shù)輸出； 第二可調(diào)增益電路，其用于模擬穩(wěn)態(tài)可塑性，所述第二可調(diào)增益電路耦接到所述第二 電壓型尖峰指數(shù)輸出，并具有第二電流輸出； 其中，所述增益控制輸出耦接到所述第二可調(diào)增益電路以控制所述第二可調(diào)增益電路 的增益； 其中，將所述第一電流輸出與所述第二電流輸出相加以形成總電流輸出；并且， 其中，所述神經(jīng)元核心耦接到所述總電流輸出。
3. 如權(quán)利要求2所述的電路，還包括： 第一時(shí)間常數(shù)控制器，其耦接到所述第一尖峰到指數(shù)電路以調(diào)整所述第一尖峰到指數(shù) 電路的活動(dòng)動(dòng)力學(xué)； 第二時(shí)間常數(shù)控制器，其耦接到所述第二尖峰到指數(shù)電路以調(diào)整所述第二尖峰到指數(shù) 電路的活動(dòng)動(dòng)力學(xué)； 神經(jīng)元尖峰率控制器，其耦接到所述第一濾波器和比較器電路以設(shè)置目標(biāo)神經(jīng)元尖峰 率；和 延遲控制器，其耦接到所述可調(diào)延遲電路以設(shè)置目標(biāo)軸突延遲。
4. 如權(quán)利要求2所述的電路，其中： 所述第一電壓型尖峰指數(shù)輸出和所述第二電壓型尖峰指數(shù)輸出中的每一個(gè)具有急劇 拉升到高電平并隨之指數(shù)衰減到低電平的電壓信號(hào)。
5. 如權(quán)利要求1所述的電路，其中： 所述軸突延遲輸出包括在高幅值和低幅值之間交替的電壓型尖峰域信號(hào)； 其中，所述電壓型尖峰域信號(hào)中的信息按照所述信號(hào)的時(shí)序被編碼。
6. 如權(quán)利要求2所述的電路，其中所述第一尖峰到指數(shù)電路和所述第二尖峰到指數(shù)電 路中的每一個(gè)包括： 多個(gè)放大器，每個(gè)放大器耦接到多個(gè)第一電壓型尖峰域輸入或多個(gè)第二電壓型尖峰域 輸入中的相應(yīng)的一個(gè)；和 積分器，其耦接到各放大器的輸出端。
7. 如權(quán)利要求6所述的電路，其中，所述積分器包括具有由相應(yīng)的第一時(shí)間常數(shù)控制 器或第二時(shí)間常數(shù)控制器控制的可變?cè)鲆娴呢?fù)反饋的積分器。
8. 如權(quán)利要求6所述的電路，其中，所述積分器包括： 電容器；和， 可變電阻器，其由相應(yīng)的第一時(shí)間常數(shù)控制器或第二時(shí)間常數(shù)控制器控制。
9. 如權(quán)利要求2所述的電路，其中： 所述第一可調(diào)增益電路包括第一跨導(dǎo)放大器，所述第一跨導(dǎo)放大器具有由所述增益控 制輸出控制的增益；以及 所述第二可調(diào)增益電路包括第二跨導(dǎo)放大器，所述第二跨導(dǎo)放大器具有由所述增益控 制輸出控制的增益。
10. 如權(quán)利要求2所述的電路，其中，所述第一濾波器和比較器電路包括： 低通濾波器，其耦接到所述神經(jīng)元核心電路的所述尖峰編碼電壓輸出；和 比較器，所述比較器的一個(gè)輸入端耦接到所述低通濾波器，另一輸入端耦接到神經(jīng)元 尖峰率控制器，以設(shè)直目標(biāo)神經(jīng)兀尖峰率； 其中，所述比較器的輸出是增益控制輸出，所述增益控制輸出耦接到所述第一可調(diào)增 益電路以控制所述第一可調(diào)增益電路的增益，并耦接到所述第二可調(diào)增益電路以控制第二 可調(diào)增益電路的增益。
11. 如權(quán)利要求2所述的電路，其中，所述神經(jīng)元核心電路包括： 壓控電流源； 電容器；和 磁滯比較器，其中，所述磁滯比較器的輸入端、所述壓控電流源的輸出端和所述電容器 耦接到所述總電流輸出；并且 其中，所述壓控電流源由所述磁滯比較器的輸出控制。
12. 如權(quán)利要求11所述的電路，其中，所述磁滯比較器包括： 具有正反饋的非線性跨導(dǎo)放大器；和 電阻器。
13. 如權(quán)利要求12所述的電路，其中，所述壓控電流源包括： 第一晶體管，其耦接到電壓源； 第二晶體管，其耦接到所述第一晶體管；和 反相器，其耦接到所述跨導(dǎo)放大器的輸出端和所述第二晶體管。
14. 如權(quán)利要求1所述的電路，其中，所述神經(jīng)元核心電路包括： 電容器； 電阻器，其與所述電容器并聯(lián)； 開關(guān)；和 比較器，其具有正輸入端、負(fù)輸入端和輸出端，所述正輸入端連接到所述電容器、所述 電阻器和所述開關(guān)，所述負(fù)輸入端連接到Vth電壓； 其中，所述輸出端控制所述開關(guān)打開或者閉合以將所述比較器的正輸入端連接到 電壓；以及 其中，當(dāng)所述電容器充電到高于Vth時(shí)，所述輸出端控制所述開關(guān)閉合，以使所述電容 器放電，于是所述輸出端控制所述開關(guān)打開，從而重復(fù)該過程。
15. 如權(quán)利要求1所述的電路，其中，所述神經(jīng)元核心電路是積分發(fā)放神經(jīng)元，并且執(zhí) 行以下等式：
16. 如權(quán)利要求1所述的電路，其中，所述可調(diào)延遲電路包括： 多個(gè)串聯(lián)的延遲級(jí)； 選擇器，其具有軸突延遲輸出； 控制器，其耦接到所述選擇器； 其中，所述控制器在所述軸突延遲輸出或所述多個(gè)延遲級(jí)中的任意一個(gè)的輸出之間進(jìn) 行選擇。
17. 如權(quán)利要求16所述的電路，其中，所述延遲級(jí)包括： 觸發(fā)電路； 跨導(dǎo)放大器，其耦接到所述觸發(fā)電路； 電容器，其耦接到所述跨導(dǎo)放大器； 比較器，其耦接到所述電容器和參考電壓；和 開關(guān)； 其中，當(dāng)所述電容器上的電壓達(dá)到所述參考電壓時(shí)，所述開關(guān)閉合，所述電容器放電， 并且重置所述觸發(fā)電路以使得輸入電壓重新對(duì)所述電容器充電，并且所述開關(guān)打開。
18. 如權(quán)利要求1所述的電路，其中，所述可調(diào)延遲電路包括： 差動(dòng)電路，其包括兩個(gè)觸發(fā)電路、兩個(gè)放大器、兩個(gè)電容器和一個(gè)差動(dòng)比較器。
19. 一種提供尖峰域異步神經(jīng)元電路的方法，包括： 形成用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指數(shù)的第一尖峰到指 數(shù)電路，所述第一尖峰到指數(shù)電路具有多個(gè)第一電壓型尖峰域輸入，并具有第一電壓型尖 峰指數(shù)輸出； 形成用于模擬穩(wěn)態(tài)可塑性的第一可調(diào)增益電路，所述第一可調(diào)增益電路耦接到所述第 一電壓型尖峰指數(shù)輸出，并具有第一電流輸出； 形成神經(jīng)元核心電路，所述神經(jīng)元核心電路耦接到所述第一電流輸出以模擬神經(jīng)元核 心，并具有尖峰編碼電壓輸出； 形成濾波器和比較器電路，所述濾波器和比較器電路耦接到所述尖峰編碼電壓輸出， 并且具有增益控制輸出，所述增益控制輸出耦接到所述第一可調(diào)增益電路以控制所述第 一可調(diào)增益電路的增益； 形成用于模擬軸突的可調(diào)延遲電路，所述可調(diào)延遲電路耦接到所述尖峰編碼電壓輸 出，延并具有軸突延遲輸出。
20. 如權(quán)利要求19所述的方法，還包括： 形成用于在神經(jīng)元輸入端模擬活動(dòng)動(dòng)力學(xué)并將電壓尖峰轉(zhuǎn)換為指數(shù)的第二尖峰到指 數(shù)電路，所述第二尖峰到指數(shù)電路具有多個(gè)第二電壓型尖峰域輸入，并具有第二電壓型尖 峰指數(shù)輸出；以及 形成用于模擬穩(wěn)態(tài)可塑性的第二可調(diào)增益電路，所述第二可調(diào)增益電路耦接到所述第 二電壓型尖峰指數(shù)輸出，并具有第二電流輸出； 其中，所述增益控制輸出耦接到所述第二可調(diào)增益電路以控制所述第二可調(diào)增益電路 的增益； 其中，將所述第一電流輸出與所述第二電流輸出相加以形成總電流輸出；并且， 其中，所述神經(jīng)元核心耦接到所述總電流輸出。
21. 如權(quán)利要求20所述的方法，還包括： 提供第一時(shí)間常數(shù)控制器，其耦接到所述第一尖峰到指數(shù)電路以調(diào)整所述第一尖峰到 指數(shù)電路的活動(dòng)動(dòng)力學(xué)； 提供第二時(shí)間常數(shù)控制器，其耦接到所述第二尖峰指數(shù)電路以調(diào)整所述第二尖峰到指 數(shù)電路的活動(dòng)動(dòng)力學(xué)； 提供神經(jīng)元尖峰率控制器，其耦接到所述第一濾波器和比較器電路以設(shè)置目標(biāo)神經(jīng)元 尖峰率；并且， 提供延遲控制電路，其耦接到所述可調(diào)延遲電路以設(shè)置目標(biāo)軸突延遲。
22. 如權(quán)利要求20所述的方法，其中： 所述第一電壓型尖峰指數(shù)輸出和所述第二電壓型尖峰指數(shù)輸出中的每一個(gè)具有急劇 拉升到高電平并隨之指數(shù)衰減到低電平的電壓信號(hào)。
23. 如權(quán)利要求19所述的方法，其中： 所述軸突延遲輸出包括在高幅值和低幅值之間交替的電壓型尖峰域信號(hào)； 其中，所述電壓型尖峰域信號(hào)中的信息按照所述信號(hào)的時(shí)序來進(jìn)行編碼。
【文檔編號(hào)】G06N3/02GK104335224SQ201280073534
【公開日】2015年2月4日 申請(qǐng)日期:2012年11月16日 優(yōu)先權(quán)日:2012年7月25日
【發(fā)明者】喬斯·克魯茲-阿爾布雷希特, 納拉延·斯里尼瓦桑, 邁卡爾·W·揚(yáng) 申請(qǐng)人:Hrl實(shí)驗(yàn)室有限責(zé)任公司