本實(shí)用新型涉及無(wú)人機(jī)技術(shù)領(lǐng)域，具體涉及一種基于FPGA的多旋翼無(wú)人機(jī)系統(tǒng)。
背景技術(shù)：
多旋翼無(wú)人機(jī)具備機(jī)械結(jié)構(gòu)簡(jiǎn)單、垂直升降、自主懸停等優(yōu)點(diǎn)，在航拍、農(nóng)業(yè)噴藥、電力線巡檢、軍事偵探等方面得到廣泛應(yīng)用。隨著無(wú)人機(jī)的發(fā)展，系統(tǒng)搭載的傳感器越來(lái)越多，采集的信息量大，控制對(duì)象多，而傳統(tǒng)的處理器比如AVR單片機(jī)、DSP處理器以及STM32處理器等由于功能固定且資源有限，已無(wú)法滿足多傳感器多任務(wù)的系統(tǒng)集成要求，同時(shí)也不具備高速和并行處理的能力。隨著無(wú)人機(jī)的智能化和信息化，功能越來(lái)越強(qiáng)大，系統(tǒng)越來(lái)越復(fù)雜，單一的處理器系統(tǒng)已無(wú)法滿足無(wú)人機(jī)系統(tǒng)需求。
技術(shù)實(shí)現(xiàn)要素：
本實(shí)用新型所要解決的技術(shù)問(wèn)題是現(xiàn)有無(wú)人機(jī)采用單一的處理器系統(tǒng)而無(wú)法滿足無(wú)人機(jī)系統(tǒng)需求的問(wèn)題，提供一種基于FPGA的多旋翼無(wú)人機(jī)系統(tǒng)。
為解決上述問(wèn)題，本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的：
基于FPGA的多旋翼無(wú)人機(jī)系統(tǒng)，包括1個(gè)主處理器和4個(gè)協(xié)處理單元。第一協(xié)處理單元包括姿態(tài)檢測(cè)處理器、姿態(tài)檢測(cè)脈寬測(cè)量模塊、姿態(tài)檢測(cè)總線接口和姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊；姿態(tài)檢測(cè)脈寬測(cè)量模塊的輸入端連接接收機(jī)的PWM信號(hào)；姿態(tài)檢測(cè)總線接口的輸入端連接航姿傳感器的輸出端；姿態(tài)檢測(cè)脈寬測(cè)量模塊和姿態(tài)檢測(cè)總線接口的輸出端經(jīng)由姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊連接姿態(tài)檢測(cè)處理器的輸入端；姿態(tài)檢測(cè)處理器與主處理器連接。第二協(xié)處理單元包括載荷檢測(cè)處理器、載荷檢測(cè)脈寬測(cè)量模塊、載荷檢測(cè)總線接口和載荷檢測(cè)數(shù)據(jù)緩存模塊；載荷檢測(cè)脈寬測(cè)量模塊的輸入端連接超聲波脈寬信號(hào)；載荷檢測(cè)總線接口的輸入端連接載荷模塊；載荷檢測(cè)脈寬測(cè)量模塊和載荷檢測(cè)總線接口的輸出端經(jīng)由載荷檢測(cè)數(shù)據(jù)緩存模塊連接載荷檢測(cè)處理器的輸入端，載荷檢測(cè)處理器與主處理器連接。第三協(xié)處理單元包括姿態(tài)控制處理器和PWM發(fā)生器；姿態(tài)控制處理器與主處理器連接；姿態(tài)控制處理器的輸出端經(jīng)由PWM發(fā)生器連接多個(gè)電調(diào)模塊的輸入端，每個(gè)電調(diào)模塊的輸出端與1個(gè)電機(jī)連接。第四協(xié)處理單元包括載荷控制處理器；載荷控制處理器與主處理器連接；載荷控制處理器的輸出端經(jīng)由載荷驅(qū)動(dòng)模塊與載荷部件連接。
上述方案中，姿態(tài)檢測(cè)總線接口包括姿態(tài)檢測(cè)SPI接口、姿態(tài)檢測(cè)I2C接口和/或姿態(tài)檢測(cè)UART接口。
上述方案中，航姿傳感器包括三軸加速度計(jì)、三軸電子羅盤(pán)、三軸磁強(qiáng)計(jì)、氣壓高度計(jì)和/或GPS模塊。
上述方案中，載荷檢測(cè)總線接口包括載荷檢測(cè)SPI接口、載荷檢測(cè)I2C接口和/或載荷檢測(cè)UART接口。
上述方案中，載荷模塊模塊包括圖傳模塊、數(shù)傳模塊、光流傳感模塊、激光模塊和/或雷達(dá)模塊。
上述方案中，載荷部件包括云臺(tái)和/或舵機(jī)。
上述方案中，主處理器上還接有擴(kuò)展串口、Flash存儲(chǔ)器和/或SDRAM存儲(chǔ)器。
上述方案中，主處理器與姿態(tài)檢測(cè)處理器、載荷檢測(cè)處理器、姿態(tài)控制處理器和載荷控制處理器通過(guò)UART串口連接。
與現(xiàn)有技術(shù)相比，本實(shí)用新型將現(xiàn)有單一處理器的無(wú)人機(jī)系統(tǒng)變?yōu)槎嗵幚砥鞯臒o(wú)人機(jī)系統(tǒng)，即本實(shí)用新型的無(wú)人機(jī)系統(tǒng)由1個(gè)主處理器和4個(gè)協(xié)處理單元構(gòu)成，每個(gè)協(xié)處理單元內(nèi)各設(shè)有1個(gè)協(xié)處理器。1個(gè)主處理器和4個(gè)協(xié)處理器共5個(gè)處理器獨(dú)立工作、并行執(zhí)行、協(xié)同處理，共同完成原有單一處理器所實(shí)現(xiàn)的功能，從而有效提高了整個(gè)無(wú)人機(jī)系統(tǒng)的整體性能。
附圖說(shuō)明
圖1為一種基于FPGA的多旋翼無(wú)人機(jī)系統(tǒng)的原理框圖。
具體實(shí)施方式
一種基于FPGA的多旋翼無(wú)人機(jī)系統(tǒng)，如圖1所示，包括1個(gè)主處理器和4個(gè)協(xié)處理單元。
第一協(xié)處理單元包括姿態(tài)檢測(cè)處理器、姿態(tài)檢測(cè)脈寬測(cè)量模塊、姿態(tài)檢測(cè)總線接口、姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊。姿態(tài)檢測(cè)處理器，主要負(fù)責(zé)航姿檢測(cè)，實(shí)時(shí)計(jì)算給出姿態(tài)信息。多個(gè)姿態(tài)檢測(cè)脈寬測(cè)量模塊可同時(shí)并行接收來(lái)自接收機(jī)的多路PWM信號(hào)。通過(guò)改變脈寬測(cè)量模塊的時(shí)鐘頻率，可改變姿態(tài)檢測(cè)脈寬測(cè)量模塊的時(shí)間精度，因而系統(tǒng)的時(shí)間精度和響應(yīng)時(shí)間將得到非常大的提高。姿態(tài)檢測(cè)總線接口包括SPI/I2C接口和UART接口。多路姿態(tài)檢測(cè)總線接口并行進(jìn)行各個(gè)傳感器(如三軸加速度計(jì)、三軸電子羅盤(pán)、三軸磁強(qiáng)計(jì)、氣壓高度計(jì)和GPS模塊等)的數(shù)據(jù)解析和與處理。各個(gè)姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊，只要有數(shù)據(jù)更新，即可把更新的數(shù)據(jù)發(fā)送到第一協(xié)處理器。姿態(tài)檢測(cè)脈寬測(cè)量模塊、姿態(tài)檢測(cè)總線接口與對(duì)應(yīng)的姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊的通信接口信號(hào)包括數(shù)據(jù)緩存申請(qǐng)信號(hào)、緩存響應(yīng)信號(hào)和緩存數(shù)據(jù)。各個(gè)姿態(tài)檢測(cè)數(shù)據(jù)緩存模塊與姿態(tài)檢測(cè)處理器的數(shù)據(jù)通信接口信號(hào)包括發(fā)送數(shù)據(jù)請(qǐng)求信號(hào)、數(shù)據(jù)發(fā)送響應(yīng)信號(hào)和發(fā)送數(shù)據(jù)。數(shù)據(jù)總線位寬統(tǒng)一使用16bit，數(shù)據(jù)不夠16bit，高位用0補(bǔ)齊。多個(gè)傳感器數(shù)據(jù)的并行處理，減少了處理器的工作任務(wù)，提高系統(tǒng)響應(yīng)時(shí)間。SPI/I2C接口和UART接口電路只需開(kāi)發(fā)一次，即可重復(fù)利用，根據(jù)傳感器的接口類型進(jìn)行選擇。
第二協(xié)處理單元包括載荷檢測(cè)處理器、載荷檢測(cè)總線接口和載荷檢測(cè)數(shù)據(jù)緩存模塊。載荷檢測(cè)處理器，主要負(fù)責(zé)載荷數(shù)據(jù)處理，并把處理的數(shù)據(jù)送到主處理器。載荷檢測(cè)脈寬測(cè)量模塊測(cè)量超聲波脈寬。載荷檢測(cè)總線接口包括SPI/I2C接口和UART接口，多路載荷檢測(cè)總線接口并行處理各個(gè)載荷(如圖傳/數(shù)傳、光流傳感器、激光雷達(dá)等)的數(shù)據(jù)。各個(gè)載荷檢測(cè)數(shù)據(jù)緩存模塊，只要有數(shù)據(jù)更新，即可把更新的數(shù)據(jù)發(fā)送到載荷檢測(cè)處理器。載荷檢測(cè)脈寬測(cè)量模塊、載荷檢測(cè)總線接口與載荷檢測(cè)數(shù)據(jù)緩存模塊的通信接口信號(hào)包括數(shù)據(jù)緩存申請(qǐng)信號(hào)、緩存響應(yīng)信號(hào)和緩存數(shù)據(jù)。各個(gè)載荷檢測(cè)數(shù)據(jù)緩存模塊與載荷檢測(cè)處理器的數(shù)據(jù)通信接口信號(hào)包括：發(fā)送數(shù)據(jù)請(qǐng)求信號(hào)、數(shù)據(jù)發(fā)送響應(yīng)信號(hào)和發(fā)送數(shù)據(jù)。數(shù)據(jù)總線位寬統(tǒng)一使用16bit，數(shù)據(jù)不夠16bit，高位用0補(bǔ)齊。SPI/I2C接口和UART接口電路根據(jù)載荷模塊的接口類型進(jìn)行選擇。
第三協(xié)處理單元包括姿態(tài)控制處理器和PWM發(fā)生器。姿態(tài)控制處理器與主處理器連接。姿態(tài)控制處理器的輸出端經(jīng)由PWM發(fā)生器連接多個(gè)電調(diào)模塊的輸入端，每個(gè)電調(diào)模塊的輸出端與1個(gè)電機(jī)連接。姿態(tài)控制處理器主要負(fù)責(zé)姿態(tài)控制與調(diào)整。姿態(tài)控制處理器接收主處理器給定的姿態(tài)角，把姿態(tài)角轉(zhuǎn)換成各個(gè)通道的PWM值，實(shí)現(xiàn)對(duì)電機(jī)轉(zhuǎn)速和方向的調(diào)整，進(jìn)而實(shí)現(xiàn)對(duì)無(wú)人機(jī)載體的姿態(tài)調(diào)整和控制。PWM信號(hào)發(fā)生器內(nèi)嵌于FPGA平臺(tái)內(nèi)，相互之間并行執(zhí)行，時(shí)間精度可達(dá)納秒級(jí)，執(zhí)行速度快，增加系統(tǒng)動(dòng)態(tài)調(diào)節(jié)能力。
第四協(xié)處理單元包括載荷控制處理器。載荷控制處理器與主處理器連接。載荷控制處理器的輸出端經(jīng)由載荷驅(qū)動(dòng)模塊與載荷部件連接。載荷控制處理器主要負(fù)責(zé)載荷動(dòng)作。載荷處理器接收主處理器發(fā)出的載荷控制指令，然后通過(guò)載荷驅(qū)動(dòng)控制載荷對(duì)象動(dòng)作，主要包括云臺(tái)、舵機(jī)等執(zhí)行部件。
此外，主處理器上還接有擴(kuò)展串口、Flash存儲(chǔ)器和/或SDRAM存儲(chǔ)器。
主處理器、姿態(tài)檢測(cè)處理器、載荷檢測(cè)處理器、姿態(tài)控制處理器和載荷控制處理器，這5個(gè)處理器獨(dú)立工作、并行執(zhí)行、協(xié)同處理，提高了系統(tǒng)的整體性能。主處理器主要負(fù)責(zé)任務(wù)調(diào)度、協(xié)調(diào)運(yùn)行和算法處理。主處理器接收姿態(tài)檢測(cè)處理器的姿態(tài)信息，根據(jù)姿態(tài)信息進(jìn)行姿態(tài)數(shù)據(jù)的融合濾波。主處理器為載荷檢測(cè)處理器接收和發(fā)送載荷數(shù)據(jù)。主處理器為姿態(tài)控制處理器提供姿態(tài)角，控制姿態(tài)。主處理器給載荷控制處理器控制指令，控制載荷動(dòng)作。主處理器與各個(gè)協(xié)處理器通過(guò)UART通信，通過(guò)UART串口為外部設(shè)備輸出姿態(tài)信息。由于主處理器需要處理大量載荷數(shù)據(jù)，同時(shí)進(jìn)行算法處理，因此需要在FPGA平臺(tái)的外部為主處理器配置Flash存儲(chǔ)器和SDRAM存儲(chǔ)器，以提供足夠的運(yùn)行內(nèi)存空間。此外，主處理器上還接有擴(kuò)展串口，以實(shí)現(xiàn)后續(xù)功能擴(kuò)展。