技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開一種高速ADC芯片的自動測試平臺及測試方法，包括ADC子板、測試母板、FPGA核心板、上位機(jī)和測試設(shè)備；ADC子板包含放置被測ADC芯片的裝置、連接ADC芯片的裝置的ADC芯片基本工作電路和引出的芯片接口；基本工作電路保證被測ADC芯片正常工作；引出的芯片接口將被測ADC芯片需要測量的接口引出來和測試母板通過高速接口相連；測試母板連接ADC子板和FPGA核心板；FPGA核心板連接上位機(jī)，用于完成程序控制和數(shù)據(jù)處理的任務(wù)；上位機(jī)與FPGA核心板通信，用于控制測試流程；測試設(shè)備包括信號源和電源，提供整個自動測試平臺所需要的信號和供電。本發(fā)明能夠快速測試高速ADC各項(xiàng)性能參數(shù)。

技術(shù)研發(fā)人員：王潛
受保護(hù)的技術(shù)使用者：蘇州迅芯微電子有限公司
技術(shù)研發(fā)日：2017.06.09
技術(shù)公布日：2017.10.24