本發(fā)明涉及芯片測(cè)試領(lǐng)域，尤其涉及一種芯片端口頻率測(cè)試方法。

背景技術(shù)：

在芯片測(cè)試中，端口頻率測(cè)試是非常重要的部分。進(jìn)行端口頻率測(cè)試時(shí)，自動(dòng)測(cè)試裝置(ATE)向芯片的輸入端口施加輸入信號(hào)，讓電路進(jìn)入相應(yīng)工作狀態(tài)，然后抓取被測(cè)輸出端口上的響應(yīng)信號(hào)，ATE對(duì)該輸出信號(hào)進(jìn)行采樣，計(jì)算程序限定的一段時(shí)間t內(nèi)，輸出信號(hào)的上升沿個(gè)數(shù)n，得到該被測(cè)端口的輸出頻率為f＝n/t,將f與端口期望輸出頻率值比較，如果一致就判斷芯片該端口輸出頻率正確，如果不一致就判斷芯片該端口輸出頻率異常。

在現(xiàn)有芯片端口輸出頻率測(cè)試時(shí)，通常采用一個(gè)測(cè)試向量來完成該測(cè)試項(xiàng)，用來設(shè)置狀態(tài)的輸入端口與用來測(cè)試的輸出端口都放在這個(gè)測(cè)試向量中，測(cè)試向量示例如下所示。該測(cè)試向量的頻率通常不能超過該ATE在頻率測(cè)試模式下允許的最大頻率f，如采用ATE測(cè)試頻率時(shí)，該最大頻率為如下測(cè)試向量中執(zhí)行每行vector的時(shí)間周期tset不能小于t＝1/f。

當(dāng)測(cè)試向量頻率超出所使用ATE頻率測(cè)試模式下可提供的最高頻率時(shí)，通常有如下做法：

現(xiàn)有技術(shù)一：升級(jí)硬件；

更換更高等級(jí)的ATE，但這往往價(jià)格不菲，需要付出額外很高的花費(fèi)；

現(xiàn)有技術(shù)二：不使用ATE直接進(jìn)行芯片輸出端口頻率測(cè)試，在跑測(cè)試向量的同時(shí)，通過ATE外掛示波器，進(jìn)行輸出端口頻率測(cè)試；ATE與外掛示波器通訊會(huì)加長測(cè)試時(shí)間，且外掛示波器測(cè)試在硬件連接上也不方便。

綜上所述，隨著集成電路的迅速發(fā)展，使得其端口頻率越來越高，采用現(xiàn)有技術(shù)，或提高了測(cè)試成本，或無法高效率地進(jìn)行大規(guī)模量產(chǎn)測(cè)試。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種芯片端口頻率測(cè)試方法，包括：

定義所述芯片的一輸出管腳的測(cè)試向量的頻率，使該頻率符合自動(dòng)測(cè)試裝置的測(cè)試頻率；

運(yùn)行其他測(cè)試向量；以及

運(yùn)行所述輸出管腳的測(cè)試向量，以進(jìn)行所述芯片端口頻率測(cè)試。

可選的，所述自動(dòng)測(cè)試裝置的測(cè)試頻率低于所述其他測(cè)試向量的頻率。

可選的，所述輸出管腳的測(cè)試向量和其他測(cè)試向量在所述自動(dòng)測(cè)試裝置的不同部分運(yùn)行。

可選的，進(jìn)行所述芯片端口頻率測(cè)試的方法是，得到一段時(shí)間t內(nèi)輸出管腳的輸出信號(hào)的上升沿個(gè)數(shù)n，計(jì)算得到該被測(cè)端口的輸出頻率為f＝n/t。

可選的，在所述芯片端口頻率測(cè)試完成后，停止運(yùn)行所述輸出管腳的測(cè)試向量，其他測(cè)試向量繼續(xù)運(yùn)行。

可選的，所述其他測(cè)試向量為時(shí)鐘和設(shè)置管腳向量。

可選的，所述輸出管腳的測(cè)試向量為時(shí)鐘和設(shè)置管腳向量。

可選的，通過不同的測(cè)試項(xiàng)運(yùn)行所述輸出管腳的測(cè)試向量和其他測(cè)試向量。

可選的，所述自動(dòng)測(cè)試裝置的測(cè)試頻率為該自動(dòng)測(cè)試裝置在頻率測(cè)試模式下的頻率。

可選的，所述自動(dòng)測(cè)試裝置在測(cè)試模式下的頻率低于其在普通模式下支持的測(cè)試向量的最高頻率。

本發(fā)明提供了一種芯片端口頻率測(cè)試方法，包括：定義所述芯片的一輸出管腳的測(cè)試向量的頻率，使該頻率符合自動(dòng)測(cè)試裝置(ATE)的測(cè)試頻率；運(yùn)行其他測(cè)試向量；以及運(yùn)行所述輸出管腳的測(cè)試向量，以進(jìn)行所述芯片端口頻率測(cè)試。本發(fā)明為了實(shí)現(xiàn)在測(cè)試向量頻率超出所使用ATE在頻率測(cè)試模式下可提供最高頻率的情況下，通過對(duì)測(cè)試向量進(jìn)行拆分，以及并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口輸出頻率的測(cè)試，解決了現(xiàn)有方案一中需升級(jí)硬件，額外花費(fèi)的問題，解決現(xiàn)有方案二中需外掛其他測(cè)試設(shè)備，測(cè)試時(shí)間長，且硬件連接不方便的問題。本發(fā)明在ATE硬件不變的條件下，利用并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口較高頻率的測(cè)試，提高了較高芯片端口輸出頻率測(cè)試便捷性與測(cè)試效率。

附圖說明

圖1為本發(fā)明一實(shí)施例所述的芯片端口頻率測(cè)試方法的流程圖；

圖2為本發(fā)明一實(shí)施例所述的芯片端口頻率測(cè)試方法的具體實(shí)現(xiàn)示意圖。

具體實(shí)施方式

針對(duì)芯片端口輸出頻率進(jìn)行測(cè)試時(shí)，通常需要先跑測(cè)試向量，使芯片進(jìn)入測(cè)試所需的工作狀態(tài)，此時(shí)，被測(cè)端口有頻率輸出，抓取該信號(hào)進(jìn)行分析，得到一段時(shí)間t內(nèi)，輸出信號(hào)的上升沿個(gè)數(shù)n，計(jì)算得到該被測(cè)端口的輸出頻率為f＝n/t。

當(dāng)測(cè)試向量的頻率超出自動(dòng)測(cè)試裝置(ATE)在頻率測(cè)試模式下可提供的最高頻率fc時(shí)，ATE不支持直接在同一個(gè)測(cè)試項(xiàng)里測(cè)試端口輸出頻率。如現(xiàn)有的自動(dòng)測(cè)試裝置本身支持測(cè)試向量最高頻率為fo＝400MHz，但在頻率測(cè)試模式下僅支持測(cè)試向量最高頻率為fc＝200MHz，現(xiàn)在需要測(cè)試期望值為350MHz的端口輸出頻率，采用自動(dòng)測(cè)試裝置的頻率測(cè)試模式已經(jīng)無法直接實(shí)現(xiàn)。

以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比率，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。

本發(fā)明的一種芯片端口頻率測(cè)試方法，如圖1所示，包括：

定義所述芯片的一輸出管腳的測(cè)試向量的頻率，使該頻率符合自動(dòng)測(cè)試裝置(ATE)的測(cè)試頻率；

運(yùn)行其他測(cè)試向量；以及

運(yùn)行所述輸出管腳的測(cè)試向量，以進(jìn)行所述芯片端口頻率測(cè)試。

通常，所述自動(dòng)測(cè)試裝置的測(cè)試頻率低于所述其他測(cè)試向量的頻率。上述自動(dòng)測(cè)試裝置的測(cè)試頻率即為該自動(dòng)測(cè)試裝置(ATE)在測(cè)試模式下的頻率，該頻率低于其支持測(cè)試向量的最高頻率。

在本實(shí)施例中，可直接將進(jìn)行端口頻率測(cè)試的測(cè)試向量分成輸出管腳的測(cè)試向量和其他測(cè)試向量，本實(shí)施例中為兩個(gè)部分。其中，原測(cè)試向量“pat_0”如下所示，其中執(zhí)行每行向量的時(shí)間周期為tset＝1/350MHz；

pat_0：

分拆為其他測(cè)試向量和輸出管腳的測(cè)試向量。輸出管腳的測(cè)試向量為“pat_fcp”，其他測(cè)試向量為時(shí)鐘和設(shè)置管腳向量“pat_clk_set”，分別如下：

pat_clk_set：

其中每行向量的時(shí)間周期為tset1＝1/350MHz；

pat_fcp：

其中每行向量的時(shí)間周期為tset2＝1/50MHz；

另外，所述輸出管腳的測(cè)試向量和其他測(cè)試向量在所述自動(dòng)測(cè)試裝置的不同部分運(yùn)行，具體而言，分拆的兩個(gè)測(cè)試向量所用的通道資源須分布在自動(dòng)測(cè)試裝置不同的Engine上。

然后設(shè)置測(cè)試流程如下，先通過測(cè)試項(xiàng)Test_setup來跑第一個(gè)測(cè)試向量“pat_clk_set”，使芯片被測(cè)端口輸出待測(cè)頻率，且該向量在后臺(tái)一直跑，時(shí)鐘不會(huì)停止，被測(cè)端口一直有頻率輸出，然后通過測(cè)試項(xiàng)Test_Meas來跑第二個(gè)測(cè)試向量“pat_fcp”,在此測(cè)試項(xiàng)中按照自動(dòng)測(cè)試裝置頻率測(cè)試方法測(cè)得芯片端口輸出頻率。

測(cè)試源代碼如下：

Publ ic Funct ion BackGround_test_setup()As Long

Dim test_setup_PAT As String(定義設(shè)置用測(cè)試向量)

test_setup_PAT＝".\patterns\pat_clk_set.PAT"

If(TheExec.Flow.IsTestBPStart＝True)Then

(如果測(cè)試flow中opcode為“TestBPStart”，則通過測(cè)試向量“pat_clk_set”設(shè)置芯片進(jìn)入相應(yīng)工作狀態(tài)，并讓該測(cè)試向量一直跑，時(shí)鐘不會(huì)停止，被測(cè)端口一直有頻率輸出)

(如果測(cè)試flow中opcode為“TestBPEnd”，則將“pat_clk_set”測(cè)試向量停下，測(cè)試結(jié)束)

本實(shí)施例的一種芯片端口頻率測(cè)試方法具體如圖2所示，包括：

1.芯片加電，給芯片的電源施加規(guī)定的電壓；

2.通過跑測(cè)試向量“pat_clk_set”，設(shè)置芯片進(jìn)入相應(yīng)工作狀態(tài)，芯片被測(cè)端口開始有頻率輸出，設(shè)定向量“pat_clk_set”一直在后臺(tái)跑；

3.通過測(cè)試項(xiàng)“Test_Meas”進(jìn)行芯片端口頻率測(cè)試；

4.判斷測(cè)試是否完成，如果沒有完成則繼續(xù)測(cè)試，如果完成，停止測(cè)試向量“pat_clk_set”；

5.測(cè)試結(jié)束。

本發(fā)明的技術(shù)方案是為了實(shí)現(xiàn)在測(cè)試向量頻率超出所使用ATE在頻率測(cè)試模式下可提供最高頻率的情況下，通過對(duì)測(cè)試向量進(jìn)行拆分，以及并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口輸出頻率的測(cè)試，解決了現(xiàn)有方案一中需升級(jí)硬件，額外花費(fèi)的問題，解決現(xiàn)有方案二中需外掛其他測(cè)試設(shè)備，測(cè)試時(shí)間長，且硬件連接不方便的問題。本發(fā)明在ATE硬件不變的條件下，利用并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口較高頻率的測(cè)試，提高了較高芯片端口輸出頻率測(cè)試便捷性與測(cè)試效率。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。