技術(shù)總結(jié)
本發(fā)明提供了一種芯片端口頻率測(cè)試方法，包括：定義所述芯片的一輸出管腳的測(cè)試向量的頻率，使該頻率符合自動(dòng)測(cè)試裝置(ATE)的測(cè)試頻率；運(yùn)行其他測(cè)試向量；以及運(yùn)行所述輸出管腳的測(cè)試向量，以進(jìn)行所述芯片端口頻率測(cè)試。本發(fā)明為了實(shí)現(xiàn)在測(cè)試向量頻率超出所使用ATE在頻率測(cè)試模式下可提供最高頻率的情況下，通過對(duì)測(cè)試向量進(jìn)行拆分，以及并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口輸出頻率的測(cè)試，解決了現(xiàn)有方案一中需升級(jí)硬件，額外花費(fèi)的問題，解決現(xiàn)有方案二中需外掛其他測(cè)試設(shè)備，測(cè)試時(shí)間長(zhǎng)，且硬件連接不方便的問題。本發(fā)明在ATE硬件不變的條件下，利用并發(fā)測(cè)試技術(shù)實(shí)現(xiàn)芯片端口較高頻率的測(cè)試，提高了較高芯片端口輸出頻率測(cè)試便捷性與測(cè)試效率。

技術(shù)研發(fā)人員：余琨;劉遠(yuǎn)華;湯雪飛;王華;牛勇
受保護(hù)的技術(shù)使用者：上海華嶺集成電路技術(shù)股份有限公司
文檔號(hào)碼：201610615663
技術(shù)研發(fā)日：2016.07.29
技術(shù)公布日：2017.01.04