專利名稱：在單晶基板上形成懸浮物件的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種在單晶基板上形成懸浮物件的方法，尤指一種在一整合IC電路及微結(jié)構(gòu)的單晶基板上，利用結(jié)合非等向性的干式蝕刻法與濕式蝕刻法的工藝，而精準(zhǔn)釋放并懸浮所述微結(jié)構(gòu)于單晶基板上。
背景技術(shù)：
隨著IC工藝技術(shù)的快速發(fā)展及市場需求的演變，不同性質(zhì)不同工藝的集成電路已逐漸可以整合在同一塊晶片上完成，因而形成的單晶片系統(tǒng)比起以往使用多個晶片經(jīng)由打線接合配置方能達(dá)成的系統(tǒng)，不僅IC產(chǎn)能較高較穩(wěn)定，輕薄短小、省電、高整合度的單晶片系統(tǒng)也使得產(chǎn)品的市場競爭優(yōu)勢提高了不少。另一方面，單晶片系統(tǒng)亦可應(yīng)用在整合微機械的工藝技術(shù)中，將懸浮微結(jié)構(gòu)與IC 電路整合在單一晶片上。其中，CMOS-MEMS (CMOS-Compatible MEMS)是將半導(dǎo)體CMOS電路工藝與微機電系統(tǒng)(MEMQ整合而成的技術(shù)，將IC電路以及微機電系統(tǒng)以相同的設(shè)計介面整合在一個硅晶片上，再輔以MEMS的硅微加工技術(shù)(silicon micromachining)，而在硅晶片上制作出MEMS的懸浮微結(jié)構(gòu)，使所述懸浮微結(jié)構(gòu)可以產(chǎn)生機械運動。依MEMS和CMOS電路制作的順序，其工藝可分為(A)將MEMS結(jié)構(gòu)的蝕刻過程與IC工藝一起配合，在鋪設(shè)或蝕刻IC電路時一并將MEMS結(jié)構(gòu)下方欲蝕刻出的空洞蝕刻出來；以及⑶先將IC電路以及MEMS結(jié)構(gòu)以相同的設(shè)計介面整合在一個晶片上，接著以MEMS的硅微加工技術(shù)(silicon micromachining)，在硅晶圓上制作出懸浮微結(jié)構(gòu)。然而，上述(A)方式雖然可以容易的蝕刻出MEMS結(jié)構(gòu)下方的空洞，但是其必須要代工廠改變原有的工藝步驟來配合MEMS工藝，且其成本高昂，需要更精密的計算以增加產(chǎn)品良率，如果不是具有相當(dāng)數(shù)量的產(chǎn)品，是不會采用代工廠來制作微機電系統(tǒng)的。因此，大部分的微機電產(chǎn)品多是使用上述(B)方式的后處理制作，先將微機電結(jié)構(gòu)堆疊在一層被蝕刻層上，再以后工藝加工釋放所述MEMS結(jié)構(gòu)，其蝕刻的步驟雖然繁瑣但不需要為特定微機電產(chǎn)品設(shè)計一套新的硅晶圓工藝；同時，與上述(A)方式相比之下，利用既有標(biāo)準(zhǔn)化CMOS工藝的(B)方式是更易于開發(fā)，也省去不少制作成本。傳統(tǒng)的蝕刻方法分為兩種一種為常用的濕式蝕刻法(wet etching)，利用化學(xué)溶液對晶片的特定化學(xué)反應(yīng)進(jìn)行蝕刻；另一種為干式蝕刻(dry etching)，其通常為一種電漿蝕刻(plasma etching)，利用電漿中的離子對晶片表面的材料進(jìn)行撞擊使其脫落，亦可以是利用電漿中的活性自由基與晶片上原子的化學(xué)作用進(jìn)行蝕刻。濕式蝕刻法通?？梢哉业綄μ囟ú馁|(zhì)進(jìn)行蝕刻的蝕刻液(etchant)，所以，雖然濕式蝕刻法是屬于擴散型的等向性蝕刻(isotropic etching)，但是由于蝕刻液對材質(zhì)具有專一性，故可以利用晶片表層特殊材質(zhì)的光罩設(shè)置在晶片上蝕刻出圖案；然而，由于蝕刻的方式仍為等向性蝕刻，其蝕刻的深寬比通常不高。由于干式蝕刻法的蝕刻方式是利用離子的撞擊力道來達(dá)到蝕刻的效果，故干式蝕刻法可以進(jìn)行方向性的非等向性蝕刻(anisotropic etching)，且其深寬比可以達(dá)到5 1以上的深度，或甚至使用深度反應(yīng)離子蝕刻(De印RIE)而達(dá)到高達(dá)30 1的深寬比。因此，要蝕刻出傳統(tǒng)(B)方式中五倍以上深寬比的懸浮物件結(jié)構(gòu)時，大多是采用干式的反應(yīng)離子蝕刻法(reactive ion etching，RIE)，以達(dá)到深寬比較大的單方向性 (anisotropic)蝕刻目的。^iao等人的美國第6，712，983號專利案所揭示了一種兩階段干式蝕刻法，如圖4A-4B所示，其是先以電路層al上方的光阻層a2為遮罩(如4B圖)，單方向性蝕刻出微結(jié)構(gòu)a O的二維圖案，且其蝕刻深度直達(dá)底下的硅基層a 3(如圖4C所示)， 再以半非等向性的干蝕刻方式(semi-anisptropic etch)蝕刻所述微結(jié)構(gòu)aO下方的硅基層a3 (如圖4D)，最后以等向性的干蝕刻方式再進(jìn)一步將微結(jié)構(gòu)aO下方的硅基層a3蝕刻出一空洞，而釋放并懸浮所述微結(jié)構(gòu)aO (如圖4D-4F所示)。然而，雖然上述美國第6，712，983 號專利案可蝕刻出深寬比高的微結(jié)構(gòu)，但是其工藝步驟繁瑣且工藝要求嚴(yán)苛，耗時費工，而且無法精準(zhǔn)蝕刻出微結(jié)構(gòu)區(qū)下方空洞的大小及形狀；另外，如圖5A-5C所示，其于蝕刻結(jié)束并完成所述單晶片的封裝后，當(dāng)要分離每一微結(jié)構(gòu)aO時，必須在切割帽蓋a4后再進(jìn)行一次蝕刻，這不但增加工藝的復(fù)雜度及成本，且此一工藝也需要針對微結(jié)構(gòu)的力學(xué)結(jié)構(gòu)做詳細(xì)的考量和計算。雖然干式蝕刻法可以達(dá)到較高的深寬比，不過其蝕刻速率遠(yuǎn)小于濕式蝕刻且其所費的成本更高，而且當(dāng)微機電結(jié)構(gòu)的尺寸大小改變時，必須重新測試新的干式蝕刻流程、成分比例、蝕刻時間等等，而大幅增加微機電晶片的開發(fā)時間與人力、物力及材料成本。有鑒于此，如何能結(jié)合濕式蝕刻快速且便宜的蝕刻方式以及干式蝕刻的高深寬比的優(yōu)點，以簡化及加快工藝，并降低制造與材料成本，發(fā)明人積多年的經(jīng)驗及不斷的研發(fā)改進(jìn)，遂有本發(fā)明的產(chǎn)生。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種在單晶基板上形成懸浮物件的方法，其中所述單晶基板是由一硅基層以及所述硅基層上方的電路層所組成，所述電路層中具有至少一濕式蝕刻區(qū)、至少一電路區(qū)以及至少一微結(jié)構(gòu)區(qū)，所述濕式蝕刻區(qū)是設(shè)置于電路區(qū)與微結(jié)構(gòu)區(qū)之間，并往下延伸至硅基層的表面，能在釋放所述微結(jié)構(gòu)區(qū)時，以濕蝕刻的方式移除濕式蝕刻區(qū)內(nèi)的材料，以形成供蝕刻硅基層的蝕刻路徑，然后以非等向性的干蝕刻方式，經(jīng)由所述蝕刻路徑對濕式蝕刻區(qū)底部的硅基層蝕刻至一預(yù)定的蝕刻深度，接著對微結(jié)構(gòu)區(qū)下方的硅基層進(jìn)行非等向性的干蝕刻，以釋放所述微結(jié)構(gòu)區(qū)而在單晶基板上形成懸浮物件。本發(fā)明的另一目的在提供一種在單晶基板上形成懸浮物件的方法，其中所述單晶基板的電路層是具有多個電路區(qū)及多個濕式蝕刻區(qū)，且所述濕式蝕刻區(qū)是設(shè)置于電路區(qū)的邊界，以區(qū)隔所述多個電路區(qū)，能在形成懸浮物件時，在所述多個電路區(qū)之間形成分離各電路區(qū)的通孔，用以在帽蓋封裝完成后，直接于各電路區(qū)之間的位置處切割所述多個帽蓋而分離各個電路區(qū)。本發(fā)明的另一目的在提供一種在單晶基板上形成懸浮物件的方法，通過背后蝕刻的方式，蝕刻出所需要的微結(jié)構(gòu)區(qū)厚度，以強化微結(jié)構(gòu)區(qū)的結(jié)構(gòu)強度，并增加其表現(xiàn)靈敏度
及可靠度。為達(dá)上述的目的，本發(fā)明所設(shè)的一種在單晶基板上形成懸浮物件的方法是包括下列步驟
(a)提供一單晶基板，其是由一硅基層以及所述硅基層上方的電路層所組成，所述電路層中具有至少一濕式蝕刻區(qū)，且所述濕式蝕刻區(qū)是延伸至所述硅基層的表面；(b)以濕蝕刻的方式移除濕式蝕刻區(qū)內(nèi)的材料，直至所述硅基層；(c)以非等向性的干蝕刻方式，對濕式蝕刻區(qū)底部的硅基層進(jìn)行蝕刻，至一預(yù)定的蝕刻深度；以及(d)從所述單晶基板下表面移除部分的硅基層，直至步驟(C)中的預(yù)定蝕刻深度位置處。為進(jìn)一步了解本發(fā)明，以下舉較佳的實施例，配合圖式、圖號，將本發(fā)明的具體構(gòu)成內(nèi)容及其所達(dá)成的功效詳細(xì)說明如后


圖1A-1F為本發(fā)明在單晶基板上形成懸浮物件的方法中所述單晶基板的局部剖面示意圖；圖2A為本發(fā)明在單晶基板上形成懸浮物件的方法中所述單晶基板的另一局部剖面示意圖；圖2B-2C為圖2A的實施例于分離各微機電元件時的步驟示意圖；圖3為本發(fā)明在單晶基板上形成懸浮物件的方法中所述單晶基板的另一局部剖面示意圖；圖4A-4F為現(xiàn)有在單晶基板上形成懸浮物件的方法的步驟示意圖；圖5A-5C為現(xiàn)有在單晶基板上分離各懸浮物件時的步驟示意圖。附圖標(biāo)記說明1-單晶基板；Ia-微結(jié)構(gòu)區(qū)；Ib-電路區(qū)；lc_濕式蝕刻區(qū)；Ie-微機電元件；101-硅基層；10-電路層；lla、llb、llc、lld-非金屬層；12a、12b、12c_金屬層； 13-金屬導(dǎo)孔；14-定位金屬層；15-非金屬保護層；16-蝕刻通道；2-帽蓋；3-蝕刻阻層； d-蝕刻深度位置；a 0-現(xiàn)有微結(jié)構(gòu)；al_現(xiàn)有電路層；a2_現(xiàn)有光阻層；a 3_現(xiàn)有硅基層。
具體實施例方式請參閱圖1A-1F，其為本發(fā)明在單晶基板上形成懸浮物件的方法，是包括下列步驟(a)提供一單晶基板1，其是由一硅基層101以及所述硅基層上方的電路層10所組成，所述電路層10中具有至少一濕式蝕刻區(qū)lc，且所述濕式蝕刻區(qū)Ic是往下延伸至硅基層101的表面，在此實施例中是以金屬作為所述濕式蝕刻區(qū)Ic的主要材質(zhì)，但不因此限定所述濕式蝕刻區(qū)Ic的材質(zhì)；(b)以濕蝕刻的方式移除濕式蝕刻區(qū)Ic內(nèi)的金屬，直至所述硅基層101 ；(c)以非等向性的干蝕刻方式，對濕式蝕刻區(qū)Ic底部的硅基層101進(jìn)行蝕刻，至一預(yù)定的蝕刻深度d，此外為加強底部干蝕刻的效果，形成所述濕式蝕刻區(qū)Ic周圍墻面的材質(zhì)為氧化物，可令底部硅基層101中的硅(Si)具有較高的離子活性反應(yīng)；以及(d)從所述單晶基板1下表面移除部分的硅基層101，直至步驟(C)中的預(yù)定蝕刻深度d位置處。如圖IA所示，其為上述步驟(a)中所述單晶基板1的局部剖面示意圖，所述單晶基板1是以互補金屬氧化物單晶(CM0Q標(biāo)準(zhǔn)工藝所制成，于一硅基層101上分別以光微影工藝、沉積工藝及蝕刻工藝交替形成所述電路層10，所述電路層10是包括多個交錯堆疊的非金屬層(如二氧化硅)1 la、1 lb、1 lc、1 Id與金屬層12a、12b、12c，所述最頂層非金屬層 Ild是形成于最頂層金屬層12c上，且非金屬層lla、llb、llc中設(shè)有多個供連接上下金屬層 12a、12b、12c 的金屬導(dǎo)孔(via) 13。所述電路層10的金屬層12a、12b、12c及非金屬層11a、lib、11c、Ild上定義有微結(jié)構(gòu)區(qū)la、電路區(qū)Ib以及濕式蝕刻區(qū)lc，其中，所述濕式蝕刻區(qū)Ic是設(shè)置于電路區(qū)Ib與微結(jié)構(gòu)區(qū)Ia之間所述微結(jié)構(gòu)區(qū)Ia的大部分邊緣位置處(圖中未示)，以區(qū)隔所述電路區(qū) Ib與所述微結(jié)構(gòu)區(qū)la，并塑出所述微結(jié)構(gòu)區(qū)Ia所需的細(xì)微結(jié)構(gòu)。每一濕式蝕刻區(qū)Ic是由設(shè)在微結(jié)構(gòu)區(qū)Ia邊緣的金屬導(dǎo)孔13與所述多個金屬層12a、12b、12c交錯堆疊而成，使所述濕式蝕刻區(qū)Ic于單晶基板1的電路層10形成深寬比大于3 1的結(jié)構(gòu)。所述濕式蝕刻區(qū)Ic更包括一覆蓋于微結(jié)構(gòu)區(qū)Ia上方的定位金屬層14，通過所述定位金屬層14的設(shè)立， 令所述單晶基板在CMOS后工藝中，可以精準(zhǔn)定位所述濕式蝕刻區(qū)Ic的位置，同時保護所述微結(jié)構(gòu)區(qū)Ia不會在后工藝的開蓋過程中被蝕刻到。所述電路區(qū)Ib的上方則設(shè)有一非金屬保護層15，以限定濕式蝕刻時僅會作用于所述濕式蝕刻區(qū)lc。所述濕式蝕刻區(qū)Ic主要是用以雕刻出所述微結(jié)構(gòu)區(qū)Ia所需的外型，以大部分的 MEMS微結(jié)構(gòu)來說，所述微結(jié)構(gòu)區(qū)Ia與所述電路區(qū)Ib間還有部分連接并非被完全蝕刻掉， 使得所述微結(jié)構(gòu)區(qū)Ia在完成上、下蝕刻后仍得以懸浮在所述單晶基板1上。若所述微結(jié)構(gòu)區(qū)Ia在所述單晶基板1中的細(xì)微運動是通過所述微結(jié)構(gòu)區(qū)Ia與所述電路區(qū)Ib之間的電容變化而得知的，則所述微結(jié)構(gòu)區(qū)Ia中還會設(shè)置有若干金屬層與所述電路區(qū)Ib中的金屬層彼此隔著所述濕式蝕刻區(qū)Ic相對，故只要量測所述兩金屬層之間的電壓變化便可得知所述微結(jié)構(gòu)區(qū)Ia與所述電路區(qū)Ib之間的距離。所述微結(jié)構(gòu)區(qū)Ia中的金屬層上的電壓亦可通過所述微結(jié)構(gòu)區(qū)Ia與所述電路區(qū)Ib間連接的部分導(dǎo)通量測。如圖IB所示，接著以濕蝕刻的方式，利用金屬蝕刻液對定位金屬層14及濕式蝕刻區(qū)Ic進(jìn)行金屬蝕刻，以移除定位金屬層14及所述多個濕式蝕刻區(qū)Ic內(nèi)堆疊的金屬材料， 直至所述硅基層101，以曝露所述硅基層101上表面的一部分。由此，因蝕刻電路層10而在濕式蝕刻區(qū)Ic中所留下的空洞，形成一供蝕刻所述硅基層101的蝕刻通道16，并定義出微結(jié)構(gòu)區(qū)Ia的形狀。所述多個非金屬層lla、llb、llc是可由二氧化硅等氧化物所構(gòu)成，以避免金屬濕蝕刻時，使其他結(jié)構(gòu)部分受到傷害。如圖IC所示，接著以干式的非等向性深層反應(yīng)離子蝕刻(DRIE)方式，經(jīng)由先前打穿的蝕刻通道16而對濕式蝕刻區(qū)Ic底部的硅基層101位置進(jìn)行蝕刻，通過控制蝕刻的時間而蝕刻至一預(yù)定的蝕刻深度位置d。在蝕刻完成后，以一帽蓋2封裝所述微結(jié)構(gòu)區(qū)Ia的上方，并以輪磨的方式在硅基層101下表面對硅基層101進(jìn)行減薄加工，使硅基層101的厚度減薄至一預(yù)定厚度(如圖ID所示)。接著，如圖IE所示，在薄化后的硅基層101下表面相對所述電路區(qū)Ib的位置處形成一蝕刻阻層3，再繼續(xù)以干式的非等向性深層反應(yīng)離子蝕刻方式，從硅基層101的下表面對微結(jié)構(gòu)區(qū)Ia及濕式蝕刻區(qū)Ic下方的硅基層101進(jìn)行非等向性的干蝕刻，直到蝕刻上述所述蝕刻深度位置處d，以釋放所述微結(jié)構(gòu)區(qū)la。由于所述微結(jié)構(gòu)區(qū)Ia仍然以未受蝕刻的連接部分仍與電路區(qū)Ib連結(jié)，令所述微結(jié)構(gòu)區(qū)Ia在單晶基板1上形成懸浮物件。再者，在上述對硅基層101下表面進(jìn)行蝕刻的步驟中，亦可以依工藝設(shè)計而以濕蝕刻的方式對硅基層101下表面進(jìn)行蝕刻。最后，再以另一帽蓋2對硅基層101相對微結(jié)構(gòu)區(qū)Ia的下方位置處進(jìn)行封裝(如圖IF所示)。在上述封裝步驟中，所述多個帽蓋2的材料是包括玻璃、硅或塑膠。請參閱圖2A，上述電路區(qū)lb、微結(jié)構(gòu)區(qū)Ia及濕式蝕刻區(qū)Ic于單晶基板1上是構(gòu)成一微機電元件le，且所述單晶基板1上具有多個所述微機電元件le。其中，相鄰微機電元件Ie的電路區(qū)Ib之間設(shè)有如上述微結(jié)構(gòu)區(qū)Ia邊緣的濕式蝕刻區(qū)lc，以區(qū)隔相鄰微機電元件Ie的電路區(qū)Ib ；所述濕式蝕刻區(qū)Ic的上方設(shè)有一金屬定位層14，以在上述濕蝕刻步驟進(jìn)行時，同時移除所述濕式蝕刻區(qū)Ic上的定位金屬層14及其內(nèi)的堆疊金屬部分，使懸浮微結(jié)構(gòu)區(qū)Ia的步驟完成時，僅需在各微機電元件Ie之間的位置處切割所述單晶基板1 上、下方所封裝的帽蓋2，即可快速分離各微機電元件Ie (如2B、2C圖所示)。另外，亦可在單晶基板1上的各微機電元件Ie上設(shè)有一定位金屬層14，如圖3所示，且各微機電元件Ie 之間設(shè)有如上述微結(jié)構(gòu)區(qū)Ia邊緣的濕式蝕刻區(qū)lc，以在進(jìn)行上述濕蝕刻步驟時，同時移除所述定位金屬層14及各濕式蝕刻區(qū)Ic內(nèi)的堆疊金屬部分，使懸浮微結(jié)構(gòu)區(qū)Ia的步驟完成時，僅需在各微機電元件Ie之間的位置處切割所述單晶基板1上、下方所封裝的帽蓋2，即可快速分離各微機電元件le。因此，本發(fā)明具有以下的優(yōu)點1.本發(fā)明是可簡化于單晶基板上懸浮微結(jié)構(gòu)的步驟，并有效縮短工藝的時間，以降低制造成本，使其所制成的微機電元件具備更高的價格競爭優(yōu)勢。2.本發(fā)明整合濕式與干式的蝕刻方法，除了利用濕式蝕刻在濕式蝕刻區(qū)準(zhǔn)確地蝕刻出微結(jié)構(gòu)區(qū)的垂直結(jié)構(gòu)形狀，并以干式DRIE的方式精準(zhǔn)蝕刻出微結(jié)構(gòu)區(qū)底層的硅基層結(jié)構(gòu)，可在工藝中確實掌控蝕刻的進(jìn)度及制成品的精密度，以維持產(chǎn)品的良率。3.本發(fā)明可通過懸浮后所述微機電元件下方的硅基層結(jié)構(gòu)，強化微機電元件的結(jié)構(gòu)并防止其形變，以得到較大的剛性，并增加其耐用度及靈敏度。4.本發(fā)明可通過調(diào)整干式DRIE的蝕刻時間，來蝕刻出所需的微機電元件厚度，讓使用者可依其設(shè)計上的需要來選擇結(jié)構(gòu)層厚度，以增加工藝的實用性。5.本發(fā)明的干濕蝕刻整合的工藝簡單，無須額外的光罩、曝光與顯影的工藝，且工藝重復(fù)性高，可應(yīng)用在同時具有多種型態(tài)的微機電元件及控制電路的單一晶片上。綜上所述，依上文所揭示的內(nèi)容，本發(fā)明確可達(dá)到發(fā)明的預(yù)期目的，提供一種能整合干濕蝕刻的工藝，以簡化及加快微機電元件的工藝，并精準(zhǔn)的在于單晶基板上形成懸浮的微結(jié)構(gòu)，極具產(chǎn)業(yè)上利用的價值，依法提出發(fā)明專利申請。以上說明對本發(fā)明而言只是說明性的，而非限制性的，本領(lǐng)域普通技術(shù)人員理解， 在不脫離以下所附權(quán)利要求所限定的精神和范圍的情況下，可做出許多修改，變化，或等效，但都將落入本發(fā)明的保護范圍內(nèi)。
8
權(quán)利要求
1.一種在單晶基板上形成懸浮物件的方法，其特征在于，其包括(a)提供一單晶基板，其是由一硅基層以及所述硅基層上方的電路層所組成，所述電路層中具有至少一濕式蝕刻區(qū)，且所述濕式蝕刻區(qū)是延伸至硅基層的表面；(b)以濕蝕刻的方式移除濕式蝕刻區(qū)內(nèi)的材料，直至所述硅基層；(c)以非等向性的干蝕刻方式，對濕式蝕刻區(qū)底部的硅基層進(jìn)行蝕刻，至一預(yù)定的蝕刻深度；以及(d)從所述單晶基板下表面移除部分的硅基層，直至步驟(c)中的預(yù)定蝕刻深度位置處。
2.根據(jù)權(quán)利要求1所述的在單晶基板上形成懸浮物件的方法，其特征在于，在步驟(a) 中，所述濕式蝕刻區(qū)是由多層金屬層及多個金屬導(dǎo)孔堆疊而成。
3.根據(jù)權(quán)利要求1所述的在單晶基板上形成懸浮物件的方法，其特征在于，在步驟(a) 中，所述濕式蝕刻區(qū)的深寬比是大于3 1。
4.根據(jù)權(quán)利要求1所述的在單晶基板上形成懸浮物件的方法，其特征在于，在步驟(a) 中所述單晶基板是以互補金屬氧化物單晶標(biāo)準(zhǔn)工藝所制成。
5.根據(jù)權(quán)利要求1所述的在單晶基板上形成懸浮物件的方法，其特征在于，在步驟(a) 中，所述電路層具有至少一電路區(qū)以及至少一微結(jié)構(gòu)區(qū)，且所述濕式蝕刻區(qū)是設(shè)置于所述電路區(qū)與所述微結(jié)構(gòu)區(qū)之間。
6.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述電路區(qū)與所述微結(jié)構(gòu)區(qū)是部分相連。
7.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，在所述電路區(qū)與微結(jié)構(gòu)區(qū)之間的濕式蝕刻區(qū)是部分覆蓋于微結(jié)構(gòu)區(qū)的上方。
8.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟(c)更包括下列步驟在蝕刻完成后，以一帽蓋封裝所述至少一微結(jié)構(gòu)區(qū)的上方。
9.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟(d)更包括下列步驟以非等向性干式蝕刻的方式，移除微結(jié)構(gòu)區(qū)及濕式蝕刻區(qū)下方的硅基層ο
10.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟 (d)更包括下列步驟先以打磨的方式減薄硅基層的厚度，再以蝕刻的方式移除微結(jié)構(gòu)區(qū)及濕式蝕刻區(qū)下方的硅基層。
11.根據(jù)權(quán)利要求10所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟(d)的蝕刻方式為干式蝕刻或濕式蝕刻。
12.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟 (d)更包括下列步驟在蝕刻完成后，以一帽蓋封裝所述硅基層相對所述至少一微結(jié)構(gòu)區(qū)的下方位置處。
13.根據(jù)權(quán)利要求5所述的在單晶基板上形成懸浮物件的方法，其特征在于，于步驟 (a)中，所述電路層是具有多個電路區(qū)及多個濕式蝕刻區(qū)，且所述濕式蝕刻區(qū)是設(shè)置于電路區(qū)的邊界，以區(qū)隔所述多個電路區(qū)。
14.根據(jù)權(quán)利要求13所述的在單晶基板上形成懸浮物件的方法，其特征在于，在步驟 (a)中用以區(qū)隔所述多個電路區(qū)的濕式蝕刻區(qū)是部分覆蓋于電路區(qū)的上方。
15.根據(jù)權(quán)利要求13所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟(c)更包括下列步驟在蝕刻完成后，以一帽蓋封裝所述單晶基板的上方。
16.根據(jù)權(quán)利要求13所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述步驟(d)更包括下列步驟在蝕刻完成后，以一帽蓋封裝所述單晶基板的下方。
17.根據(jù)權(quán)利要求15或16所述的在單晶基板上形成懸浮物件的方法，其特征在于，所述帽蓋的材料是包括玻璃、硅或塑膠。
18.根據(jù)權(quán)利要求1所述的在單晶基板上形成懸浮物件的方法，其特征在于，于步驟 (c)中，所述非等向性干蝕刻為深層反應(yīng)離子蝕刻。
全文摘要
本發(fā)明公開一種在單晶(monolithic)基板上形成懸浮物件的方法，其中所述單晶基板的硅基層上具有由至少一濕式蝕刻區(qū)、至少一電路區(qū)及至少一微結(jié)構(gòu)區(qū)所組成的電路層，所述濕式蝕刻區(qū)是作為所述電路區(qū)與所述微結(jié)構(gòu)區(qū)間的區(qū)隔，并往下延伸至所述硅基層的表面，進(jìn)而形成從基板上方蝕刻所述硅基層的蝕刻路徑，接著以干式蝕刻的方式分別從硅基層的上、下兩面進(jìn)行蝕刻而懸浮所述微結(jié)構(gòu)區(qū)。
文檔編號B81C1/00GK102161469SQ20101011068
公開日2011年8月24日 申請日期2010年2月21日 優(yōu)先權(quán)日2010年2月21日
發(fā)明者陳曉翔 申請人:漢積科技股份有限公司