本發(fā)明涉及液晶顯示的技術(shù)領(lǐng)域，特別是涉及一種薄膜晶體管陣列基板及制作方法和液晶顯示面板。

背景技術(shù)：

隨著顯示技術(shù)的發(fā)展，液晶顯示面板(Liquid Crystal Display，LCD)因其輕便、低輻射等優(yōu)點越來越受到人們的歡迎。液晶顯示面板包括對置的彩色濾光片基板(color filter，CF)和薄膜晶體管陣列基板(TFT array)以及夾置在兩者之間的液晶層(LC layer)。

圖1為現(xiàn)有技術(shù)中薄膜晶體管陣列基板的局部示意圖，圖2為圖1沿II-II方向的截面示意圖，如圖1-2所示，薄膜晶體管陣列基板包括掃描線11、數(shù)據(jù)線12和存儲電容線13，由多條掃描線11與多條數(shù)據(jù)線12相互交叉限定形成多個像素單元，每個像素單元內(nèi)具有薄膜晶體管(TFT)14和像素電極15，該薄膜晶體管14包括柵極141、源極142、漏極143和有源層144，柵極141與掃描線11連接，源極142與數(shù)據(jù)線12連接，漏極143通過接觸孔171與像素電極15連接，有源層144分別與源極142和漏極143連接。

現(xiàn)有工藝中，首先在襯底10上濺射第一金屬薄膜，使用第一掩模版制作第一金屬層即掃描線11、柵極141和存儲電容線13；接著沉積第一絕緣層16；接著沉積有源層薄膜，使用第二掩模版制作有源層144；接著濺射第二金屬薄膜，使用第三掩模版制作第二金屬層即數(shù)據(jù)線12、源極142和漏極143；接著沉積第二絕緣層17，使用第四掩模版制作接觸孔171；接著濺射氧化物導電層，使用第五掩模版制作像素電極15。

如圖1-2所示，數(shù)據(jù)線12位于掃描線11和存儲電容線13之上，且跨過掃描線11和存儲電容線13，數(shù)據(jù)線12的電容負載Cdata＝Cgd(off)+Cd(com)，Cgd(off)是數(shù)據(jù)線12和掃描線11之間的電容，Cd(com)是數(shù)據(jù)線12和存儲電容線13之間的電容。Cgd(off)電容與數(shù)據(jù)線12、掃描線11之間的間距成反比關(guān)系，Cd(com)電容與數(shù)據(jù)線12、存儲電容線13之間的間距成反比關(guān)系，即增大數(shù)據(jù)線12與掃描線11之間的間距可以降低Cgd(off)，增大數(shù)據(jù)線12與存儲電容線13之間的間距可以降低Cd(com)。

在現(xiàn)有工藝中，數(shù)據(jù)線12和掃描線11之間以及數(shù)據(jù)線12和存儲電容線13之間的間距由第一絕緣層16決定，為了減小數(shù)據(jù)線12的電容負載，可以考慮增加第一絕緣層16的厚度，但由于數(shù)據(jù)線12與薄膜晶體管14的源極142和漏極143處在同一層，增加第一絕緣層16的厚度會同時影響薄膜晶體管14的驅(qū)動能力。所以，現(xiàn)有技術(shù)中數(shù)據(jù)線12的電容負載較大，導致信號延遲大，不能達到降低功耗的目的，影響畫面顯示效果。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種薄膜晶體管陣列基板及制作方法和液晶顯示面板，可以降低數(shù)據(jù)線的電容負載，減緩信號延遲和降低功耗。

本發(fā)明提供一種薄膜晶體管陣列基板，包括：

襯底；

形成在該襯底上的第一金屬層，其中該第一金屬層包括掃描線和柵極；

覆蓋在該第一金屬層上的第一絕緣層；

形成在該第一絕緣層上的有源層；

形成在該第一絕緣層上的第二金屬層，其中該第二金屬層包括該薄膜晶體管的源極和漏極，該源極和該漏極分別與該有源層連接；

覆蓋在該第二金屬層上的第二絕緣層，其中該第二絕緣層中設(shè)有第一接觸孔和第二接觸孔；

形成在該第二絕緣層上的第三金屬層，其中該第三金屬層包括數(shù)據(jù)線和導電塊，該數(shù)據(jù)線通過該第一接觸孔與該源極和該漏極其中之一連接，該導電塊通過該第二接觸孔與該源極和該漏極其中之另一連接；

覆蓋在該第三金屬層上的第三絕緣層，其中該第三絕緣層中設(shè)有第三接觸孔；

形成在該第三絕緣層上的像素電極，該像素電極通過該第三接觸孔與該導電塊連接。

進一步地，該數(shù)據(jù)線通過該第一接觸孔與該源極連接，該導電塊通過該第二接觸孔與該漏極連接。

進一步地，該第一金屬層中還包括存儲電容線，該存儲電容線與該像素電極部分重疊形成存儲電容。

進一步地，該有源層包括非晶硅和位于該非晶硅上的摻雜非晶硅，該摻雜非晶硅在溝道位置斷開。

進一步地，該薄膜晶體管陣列基板還包括覆蓋在該像素電極上的第四絕緣層以及形成在該第四絕緣層上的公共電極。

進一步地，該薄膜晶體管陣列基板還包括形成在該第三絕緣層上的公共電極，該像素電極和該公共電極均為梳條狀結(jié)構(gòu)且相互插入配合。

本發(fā)明還提供一種液晶顯示面板，包括彩色濾光片基板和薄膜晶體管陣列基板以及設(shè)置在該彩色濾光片基板與該薄膜晶體管陣列基板之間的液晶層，該薄膜晶體管陣列基板為上述的薄膜晶體管陣列基板。

本發(fā)明還提供一種薄膜晶體管陣列基板的制作方法，該制作方法包括以下步驟：

在襯底上沉積第一金屬薄膜，對該第一金屬薄膜進行蝕刻制作第一金屬層，該第一金屬層包括掃描線和柵極；

在該襯底上沉積覆蓋該第一金屬層的第一絕緣層；

在該第一絕緣層上沉積有源層薄膜，對該有源層薄膜進行蝕刻制作有源層；

在該第一絕緣層上沉積第二金屬薄膜，對該第二金屬薄膜進行蝕刻制作第二金屬層，該第二金屬層包括源極和漏極，該源極和該漏極分別與該有源層連接；

在該第一絕緣層上沉積覆蓋該第二金屬層的第二絕緣層，對該第二絕緣層進行蝕刻制作第一接觸孔和第二接觸孔；

在該第二絕緣層上沉積第三金屬薄膜，對該第三金屬薄膜進行蝕刻制作第三金屬層，該第三金屬層包括數(shù)據(jù)線和導電塊，該數(shù)據(jù)線填入該第一接觸孔中與該源極和該漏極其中之一連接，該導電塊填入該第二接觸孔中與該源極和該漏極其中之另一連接；

在該第二絕緣層上沉積覆蓋該第三金屬層的第三絕緣層，對該第三絕緣層進行蝕刻制作第三接觸孔；

在該第三絕緣層上沉積氧化物導電層，對該氧化物導電層進行蝕刻制作像素電極，該像素電極填入該第三接觸孔中與該導電塊連接。

進一步地，該制作方法還包括在形成該像素電極后再沉積覆蓋該像素電極的第四絕緣層，以及在該第四絕緣層上再制作公共電極。

進一步地，該制作方法還包括在形成該像素電極后再在該第三絕緣層上制作公共電極，該像素電極和該公共電極均為梳條狀結(jié)構(gòu)且在同一層中相互插入配合。

本發(fā)明提供的薄膜晶體管陣列基板及制作方法，數(shù)據(jù)線和薄膜晶體管的源極、漏極位于不同層，數(shù)據(jù)線位于薄膜晶體管的源極和漏極之上，使數(shù)據(jù)線和掃描線之間以及數(shù)據(jù)線和存儲電容線之間夾設(shè)有第一絕緣層和第二絕緣層共兩層介質(zhì)層，相比于現(xiàn)有僅設(shè)置第一絕緣層這一層介質(zhì)層而言，增加了介質(zhì)層厚度，降低了數(shù)據(jù)線與掃描線之間以及數(shù)據(jù)線與存儲電容線之間的電容負載，減少信號延遲，降低面板功耗和提升畫面顯示效果；而且，分別在第二絕緣層和第三絕緣層中形成第二接觸孔和第三接觸孔，且第二接觸孔和第三接觸孔是在不同工序中制作形成的，在像素電極與薄膜晶體管的漏極形成導電連接時，導電塊先通過第二接觸孔與漏極形成導電連接，像素電極再通過第三接觸孔與導電塊形成導電連接，由于第二接觸孔和第三接觸孔是在不同工序中制作形成，因此無需在第二絕緣層和第三絕緣層中加工形成深孔，可以確保接觸孔的成孔質(zhì)量，由于每個接觸孔的深度降低，可以增加接觸孔與漏極的對位精度，這樣可以減少漏極所占用的版圖面積，從而降低漏極與掃描線之間的寄生電容。

附圖說明

圖1為現(xiàn)有技術(shù)中薄膜晶體管陣列基板的局部示意圖。

圖2為圖1沿II-II方向的截面示意圖。

圖3為本發(fā)明第一實施例中薄膜晶體管陣列基板的局部示意圖。

圖4為圖3沿IV-IV方向的截面示意圖。

圖5a至圖5g為圖3的薄膜晶體管陣列基板的制作過程示意圖。

圖6a為比較例中像素電極采取直接向下連通至漏極的示意圖。

圖6b為本實施例中像素電極通過導電塊連接至漏極的示意圖。

圖7為本發(fā)明第二實施例中薄膜晶體管陣列基板的截面示意圖。

圖8為本發(fā)明第三實施例中薄膜晶體管陣列基板的截面示意圖。

具體實施方式

為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術(shù)方式及功效，以下結(jié)合附圖及實施例，對本發(fā)明的具體實施方式、結(jié)構(gòu)、特征及其功效，詳細說明如后。

[第一實施例]

圖3為本發(fā)明第一實施例中薄膜晶體管陣列基板的局部示意圖，圖4為圖3沿IV-IV方向的截面示意圖，如圖3-4所示，本實施例提供的薄膜晶體管陣列基板包括襯底10、形成在襯底10上的第一金屬層、覆蓋在第一金屬層上的第一絕緣層16、形成在第一絕緣層16上的有源層144、形成在第一絕緣層16上的第二金屬層、覆蓋在第二金屬層上的第二絕緣層17、形成在第二絕緣層17上的第三金屬層、覆蓋在第三金屬層上的第三絕緣層18、以及形成在第三絕緣層18上的像素電極15。

第一金屬層包括掃描線11和柵極141；第二金屬層包括源極142和漏極143；第三金屬層包括數(shù)據(jù)線12和導電塊120。第二絕緣層17中設(shè)有第一接觸孔171和第二接觸孔172，第三絕緣層18中設(shè)有第三接觸孔181。數(shù)據(jù)線12通過第一接觸孔171與源極142和漏極143其中之一連接，導電塊120通過第二接觸孔172與源極142和漏極143其中之另一連接，像素電極15通過第三接觸孔181與導電塊120連接，例如在本實施例中，數(shù)據(jù)線12通過第一接觸孔171與源極142連接，導電塊120通過第二接觸孔172與漏極143連接，像素電極15通過第三接觸孔181與導電塊120連接。

在該薄膜晶體管陣列基板上，多條掃描線11與多條數(shù)據(jù)線12相互交叉限定形成多個像素單元，每個像素單元內(nèi)設(shè)有薄膜晶體管14和像素電極15，薄膜晶體管14設(shè)置在掃描線11與數(shù)據(jù)線12交叉的位置附近。該薄膜晶體管14包括上述的柵極141、源極142、漏極143和有源層144，其中柵極141與掃描線11連接或柵極141為掃描線11的一部分，源極142和漏極143分別與有源層144連接。

進一步地，第一金屬層中還包括存儲電容線13，存儲電容線13與像素電極15部分重疊形成存儲電容(Cs)，本實施例中，該薄膜晶體管陣列基板采用存儲電容在公共存儲電容線上的架構(gòu)(即Cs on common)。

襯底10可以是玻璃基板或塑料基板。第一絕緣層16、第二絕緣層17和第三絕緣層18例如為氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)。掃描線11、數(shù)據(jù)線12、導電塊120、存儲電容線13、柵極141、源極142和漏極143例如為Cr、W、Ti、Ta、Mo、Al、Cu等金屬或合金，也可以為多層金屬薄膜構(gòu)成的復合薄膜。有源層144可以為非晶硅(a-Si)、多晶硅(p-Si)、金屬氧化物半導體(如IGZO、ITZO)等，本實施例中有源層144包括非晶硅(a-Si)144a和位于非晶硅144a上的摻雜非晶硅(n+a-Si)144b，該摻雜非晶硅144b在溝道位置斷開。像素電極15為透明導電材質(zhì)例如氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化鋁鋅等。

本實施例的薄膜晶體管陣列基板中，數(shù)據(jù)線12和薄膜晶體管14的源極142、漏極143位于不同層，數(shù)據(jù)線12位于薄膜晶體管14的源極142和漏極143之上，使數(shù)據(jù)線12和掃描線11之間以及數(shù)據(jù)線12和存儲電容線13之間夾設(shè)有第一絕緣層16和第二絕緣層17共兩層介質(zhì)層，相比于現(xiàn)有僅設(shè)置第一絕緣層16這一層介質(zhì)層(如圖2所示)而言，增加了介質(zhì)層厚度，降低了數(shù)據(jù)線12與掃描線11之間以及數(shù)據(jù)線12與存儲電容線13之間的電容負載，減少信號延遲，降低面板功耗和提升畫面顯示效果。

雖然通過直接增加第一絕緣層16的厚度也可以降低數(shù)據(jù)線12電容負載，但是同時會導致薄膜晶體管14位置處第一絕緣層16的厚度也增加，由于薄膜晶體管14的開態(tài)電流與第一絕緣層16的厚度成反比，因此第一絕緣層16的厚度增加會導致薄膜晶體管14的開態(tài)電流不足，造成薄膜晶體管14驅(qū)動能力下降，對薄膜晶體管14的充電能力造成影響，甚至造成無法正常顯示。在本發(fā)明實施例中，將數(shù)據(jù)線12與源極142、漏極143分開兩次成膜，源極142和漏極143先成膜，然后成膜第二絕緣層17，接著再成膜數(shù)據(jù)線12，從而第一絕緣層16的厚度可以維持原有不變，達到在降低數(shù)據(jù)線12電容負載的同時不影響薄膜晶體管14的驅(qū)動能力。

而且，本實施例的薄膜晶體管陣列基板中，在將像素電極15與薄膜晶體管14的漏極143形成導電連接時，分別在第二絕緣層17和第三絕緣層18中設(shè)置第二接觸孔172和第三接觸孔181，且第二接觸孔172和第三接觸孔181是在不同工序中制作形成的，先將導電塊120通過第二接觸孔172與漏極143形成導電連接，再將像素電極15通過第三接觸孔181與導電塊120形成導電連接，可以確保接觸孔的成孔質(zhì)量，增加接觸孔與漏極143的對位精確度，這樣可以減少漏極143所占用的版圖面積，從而降低漏極143與掃描線11之間的寄生電容。

本發(fā)明還提供一種液晶顯示面板，包括彩色濾光片基板和薄膜晶體管陣列基板以及設(shè)置在該彩色濾光片基板與該薄膜晶體管陣列基板之間的液晶層，該薄膜晶體管陣列基板為上述的薄膜晶體管陣列基板。

本發(fā)明還提供上述薄膜晶體管陣列基板的制作方法，圖5a至圖5g為圖3的薄膜晶體管陣列基板的制作過程示意圖，如圖5a至圖5g所示，該制作方法包括以下步驟：

請參圖5a，在襯底10上沉積第一金屬薄膜，使用第一掩模版對該第一金屬薄膜進行第一次蝕刻制作第一金屬層，該第一金屬層包括掃描線11和柵極141，柵極141與掃描線11連接或柵極141為掃描線11的一部分，進一步地，該第一金屬層中還包括存儲電容線13；

請參圖5b，在襯底10上沉積覆蓋該第一金屬層的第一絕緣層16，即第一絕緣層16覆蓋掃描線11、柵極141和存儲電容線13；

請參圖5b，在第一絕緣層16上沉積有源層薄膜，使用第二掩模版對該有源層薄膜進行第二次蝕刻制作有源層144，有源層144可以為非晶硅(a-Si)、多晶硅(p-Si)、金屬氧化物半導體(如IGZO、ITZO)等，本實施例中，該有源層144包括非晶硅(a-Si)144a和位于非晶硅144a上的摻雜非晶硅(n+a-Si)144b，在第二次蝕刻后，摻雜非晶硅144b在溝道位置保留為連通狀態(tài)；

請參圖5c，在第一絕緣層16上沉積第二金屬薄膜，使用第三掩模版對該第二金屬薄膜進行第三次蝕刻制作第二金屬層，該第二金屬層包括源極142和漏極143，源極142和漏極143分別與有源層144連接，本實施例中在第三次蝕刻時將摻雜非晶硅144b在溝道位置斷開，使摻雜非晶硅144b作為源極142、漏極143與非晶硅144a之間的歐姆接觸層；

請參圖5d，在第一絕緣層16上沉積覆蓋該第二金屬層的第二絕緣層17，使用第四掩模版對該第二絕緣層17進行第四次蝕刻制作第一接觸孔171和第二接觸孔172，第一接觸孔171與源極142、漏極143其中之一相對應(yīng)，第二接觸孔172與源極142、漏極143其中之另一相對應(yīng)，本實施例中，第一接觸孔171與源極142相對應(yīng)，第二接觸孔172與漏極143相對應(yīng)；

請參圖5e，在第二絕緣層17上沉積第三金屬薄膜，使用第五掩模版對該第三金屬薄膜進行第五次蝕刻制作第三金屬層，該第三金屬層包括數(shù)據(jù)線12和導電塊120，數(shù)據(jù)線12填入第一接觸孔171中與源極142連接，導電塊120填入第二接觸孔172與漏極143連接；

請參圖5f，在第二絕緣層17上沉積覆蓋該第三金屬層的第三絕緣層18，使用第六掩模版對該第三絕緣層18進行第六次蝕刻制作第三接觸孔181，第三接觸孔181與導電塊120相對應(yīng)；

請參圖5g，在第三絕緣層18上沉積氧化物導電層，使用第七掩模版對該氧化物導電層進行第七次蝕刻制作像素電極15(pixel electrode)，像素電極15填入第三接觸孔181中與導電塊120連接，從而像素電極15與漏極143之間通過導電塊120實現(xiàn)導電連接。

在此需要說明的是，本實施例中，像素電極15與漏極143之間是通過導電塊120實現(xiàn)導電連接的，即像素電極15不是直接向下連通至漏極143。

如圖6a所示，如果像素電極15采取直接向下連通至漏極143的方式，則需要在第二絕緣層17和第三絕緣層18中加工形成深孔，以作為接觸孔TH供像素電極15接觸導通至漏極143，但是加工深孔一方面不易保證接觸孔的成孔質(zhì)量，另一方面需要將漏極143與接觸孔TH對應(yīng)的部位做的較大(如圖6a所示)，才能確保像素電極15與漏極143的對位精度和良好接觸，但是導致漏極143占用的版圖面積增大，漏極143與掃描線11之間的寄生電容較大。

如圖6b所示，本實施例中，分別在第二絕緣層17和第三絕緣層18中形成第二接觸孔172和第三接觸孔181，且第二接觸孔172和第三接觸孔181是在不同工序中制作形成的，在像素電極15與薄膜晶體管14的漏極143形成導電連接時，導電塊120先通過第二接觸孔172與漏極143形成導電連接，像素電極15再通過第三接觸孔181與導電塊120形成導電連接，由于第二接觸孔172和第三接觸孔181是在不同工序中制作形成，因此無需在第二絕緣層17和第三絕緣層18中加工形成深孔，可以確保接觸孔的成孔質(zhì)量，由于每個接觸孔172、182的深度降低，可以增加接觸孔與漏極143的對位精度，這樣可以減少漏極143所占用的版圖面積，從而降低漏極143與掃描線11之間的寄生電容。此時雖然存在導電塊120，但導電塊120與掃描線11之間的距離比漏極143與掃描線11之間的距離大，因此整體上寄生電容是降低的。

經(jīng)過上述步驟制得的陣列基板可以作為扭曲向列模式(Twisted Nematic，TN)的液晶顯示面板的陣列基板。

其中，第一金屬層中的存儲電容線13和氧化物導電層的像素電極15之間通過第一絕緣層16和第二絕緣層17形成存儲電容，源極142通過第一接觸孔171連接數(shù)據(jù)線12，當薄膜晶體管14打開時，數(shù)據(jù)信號從數(shù)據(jù)線12、第一接觸孔171、源極142、有源層144(薄膜晶體管溝道)、漏極143、第二接觸孔172、導電塊120和第三接觸孔181到達像素電極15。

[第二實施例]

圖7為本發(fā)明第二實施例中薄膜晶體管陣列基板的截面示意圖，本實施例與上述第一實施例的結(jié)構(gòu)和制作方法基本相同，主要不同之處在于：在形成像素電極15后再沉積覆蓋像素電極15的第四絕緣層19，以及在第四絕緣層19上再制作公共電極20(common electrode)，使得上述陣列基板可以作為邊緣場開關(guān)模式(Fringe Field Switching，F(xiàn)FS)的液晶顯示面板的陣列基板。

[第三實施例]

圖8為本發(fā)明第三實施例中薄膜晶體管陣列基板的截面示意圖，本實施例與上述第一實施例的結(jié)構(gòu)和制作方法基本相同，主要不同之處在于：在形成像素電極15后再在第三絕緣層18上制作公共電極20(common electrode)，其中像素電極15和公共電極20均為梳條狀結(jié)構(gòu)且在同一層中相互插入配合，使得上述陣列基板可以作為面內(nèi)切換模式(In-Plane Switch，IPS)的液晶顯示面板的陣列基板。

以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。