專利名稱：自舉式反相電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種自舉式(bootstrap)反相電路，更詳細(xì)地說，涉及一種可降低電壓舉升點的電壓的自舉式反相電路。
背景技術(shù)：
近年來薄膜晶體管液晶顯示器(Thin-Film Transistor Liquid CrystalDisplay；TFT LCD)已經(jīng)十分普遍應(yīng)用于個人計算機(jī)顯示器、電視、移動電話以及數(shù)字相機(jī)等產(chǎn)品中。為降低生產(chǎn)成本，制作薄膜晶體管陣列時一般均采用單一工藝技術(shù)，如PMOS工藝或是NMOS工藝以簡化制作流程。這些薄膜晶體管陣列應(yīng)用在液晶顯示器時，需要穩(wěn)定且較高的驅(qū)動電壓，因此原本一般電路的邏輯電平必須先經(jīng)過一外圍驅(qū)動電路，轉(zhuǎn)換為更高的電壓后才能提供所需的液晶驅(qū)動電壓。
如圖1A所示，其繪示的是現(xiàn)有的一自舉式反相電路圖，是由N型晶體管所組成，其包含一輸入端Vin、一第一電容101、一第二電容103以及一輸出端Vout。圖中的接點105為該自舉式反相電路的電壓舉升點。同時參照圖1B，其組件符號107是圖1A的輸出端Vout的電壓波形，而組件符號109是接點105電壓波形。此波形圖是將所有N型晶體管的臨界電壓(Vth)設(shè)為4伏特，第一電源VDD設(shè)為20V，第二電源VSS設(shè)為0V，第一電容101設(shè)為0.2pF以及第二電容103設(shè)為1pF的實驗環(huán)境下所獲得的波形。當(dāng)輸入端Vin輸入一低壓信號時，輸出端Vout的電壓信號將會轉(zhuǎn)換至第一電源VDD的電壓電平，而接點105的電壓將會舉升到2VDD-Vth的電壓電平，也就是大約36V的電壓。電壓電平如此高的電壓舉升點將可能會破壞晶體管的結(jié)構(gòu)，連帶影響該自舉式反相電路的穩(wěn)定性以及可靠性。
綜上所述，若以單一工藝技術(shù)來制作自舉式反相電路會有電壓舉升點發(fā)電壓較高的問題，因此要如何將自舉式反相電路的電壓舉升點發(fā)電壓降低，以解決電路的穩(wěn)定性以及可靠性降低的問題，實為業(yè)界所要面對的重要課題。

發(fā)明內(nèi)容
本發(fā)明發(fā)一目的在于提供一種以一同型晶體管組成的自舉式反相電路，包含一第一晶體管、一第二晶體管、一箝位電路以及一輸出端。該第一晶體管包含一柵極、一第一極及一第二極；該第二晶體管包含一柵極、一第一極及一第二極；該箝位電路包含一第一節(jié)點及一第二節(jié)點，用以控制該第二晶體管的該柵極的一電壓。該第一晶體管的該柵極及該第一極連接至一第一電源，該第二晶體管的該柵極連接至該箝位電路的該第二節(jié)點，該第二晶體管的該第一極連接至該第一電源，該第二晶體管的該第二極連接至該輸出端，該箝位電路的該第一節(jié)點連接至該第一電源，該箝位電路的該第二節(jié)點連接至該第一晶體管的該第二極。
本發(fā)明的另一目的在于提供一種以一同型晶體管組成的自舉式反相電路，包含一第一晶體管、一第二晶體管、一穩(wěn)定晶體管、一箝位電路以及一輸出端。該第一晶體管包含一柵極、一第一極及一第二極；該第二晶體管包含一柵極、一第一極及一第二極；該穩(wěn)定晶體管包含一柵極、一第一極及一第二極；該箝位電路包含一第一節(jié)點及一第二節(jié)點，用以控制該第二晶體管的該柵極的一電壓。該穩(wěn)定晶體管的該柵極及該第一極連接至一第一電源，該第一晶體管的該柵極及該第一極連接至該穩(wěn)定晶體管的該第二極，該第二晶體管的該柵極連接至該箝位電路的該第二節(jié)點，該第二晶體管的該第一極連接至該第一電源，該第二晶體管的該第二極連接至該輸出端，該箝位電路的該第一節(jié)點連接至該第一電源，該箝位電路的該第二節(jié)點連接至該第一晶體管的該第二極。
本發(fā)明的電路可以有效地以上述的箝位電路降低自舉式反相電路的電壓舉升點的電壓，也就是第二晶體管的柵極電壓，如此將可達(dá)到穩(wěn)定自舉式反相電路的目的。
在參閱圖式及隨后描述的實施方式后，該技術(shù)領(lǐng)域具有通常知識者便可了解本發(fā)明的其它目的，以及本發(fā)明的技術(shù)手段及實施態(tài)樣。


圖1A為現(xiàn)有的一自舉式反相電路圖；圖1B為現(xiàn)有的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖2A為本發(fā)明的第一實施例的電路圖；
圖2B為本發(fā)明的第一實施例的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖3A為本發(fā)明的第二實施例的電路圖；圖3B為本發(fā)明的第二實施例的自舉式反相電路電壓舉升點及輸出端的電壓波形圖；圖4為本發(fā)明的第三實施例的電路圖以及圖5為本發(fā)明的第四實施例的電路圖。
附圖符號說明101第一電容 103第二電容101a第一電容的第一節(jié)點101b第一電容的第二節(jié)點103a第二電容的第一節(jié)點103b第二電容的第二節(jié)點105電壓舉升點 107輸出端Vout的電壓波形109電壓舉升點的電壓波形 201第一晶體管203第二晶體管 205第三晶體管207第五晶體管 201a第一晶體管的第一極201b第一晶體管的第二極201c第一晶體管的柵極203a第二晶體管的第一極203b第二晶體管的第二極203c第二晶體管的柵極 205a第三晶體管的第一極205b第三晶體管的第二極205c第三晶體管的柵極207a第五晶體管的第一極207b第五晶體管的第二極207c第五晶體管的柵極 209箝位電路211輸出端Vout的電壓波形 213電壓舉升點的電壓波形301第四晶體管 301a第四晶體管的第一極301b第四晶體管的第二極301c第四晶體管的柵極303輸出端Vout的電壓波形 305電壓舉升點的電壓波形401穩(wěn)定晶體管 401a穩(wěn)定晶體管的第一極401b穩(wěn)定晶體管的第二極401c穩(wěn)定晶體管的柵極Vin輸入端 VDD第一電源Vout輸出端VSS第二電源N01箝位電路的第一節(jié)點N02箝位電路的第二節(jié)點
具體實施例方式
圖2A所示為本發(fā)明的自舉式反相電路的第一實施例，其包含一輸入端Vin、一第一晶體管201、一第二晶體管203、一箝位電路209、一第五晶體管207、一第一電容101、一第二電容103以及一輸出端Vout。輸入端Vin用以輸入一低壓信號，第一晶體管201包含一柵極201c、一第一極201a及一第二極201b；第二晶體管203包含一柵極203c、一第一極203a及一第二極203b；箝位電路209是由一以二極管方式連接的第三晶體管205所組成；第三晶體管205包含一柵極205c、一第一極205a及一第二極205b；第五晶體管207包含一柵極207c、一第一極207a及一第二極207b；第一電容101包含一第一節(jié)點101a以及一第二節(jié)點101b；第二電容103包含一第一節(jié)點103a以及一第二節(jié)點103b；第一晶體管201、第二晶體管203、第三晶體管205以及第五晶體管207皆為N型薄膜晶體管或皆為P型薄膜晶體管。
第一實施例的組件間的連接關(guān)系如下第一晶體管201的柵極201c及第一極201a連接至一第一電源VDD；第二晶體管203的柵極203c連接至電壓箝制電路209的第二節(jié)點N2，即連接至第三晶體管205的第一極205a，第二晶體管203的第一極203a連接至第一電源VDD，第二晶體管203的第二極203b連接至輸出端Vout；電壓箝制電路209的第一節(jié)點N1(即第三晶體管205的第二極205b)連接至第一電源VDD，電壓箝制電路209的第二節(jié)點N2(即第三晶體管205的第一極205a以與門極205c)連接至第一晶體管201的第二極201b；第一電容101的第一節(jié)點101a連接至第二晶體管203的柵極203c，第一電容101的第二節(jié)點101b連接至輸出端Vout；第五晶體管207的第1極207a連接至輸出端Vout，第五晶體管207的柵極207c連接至輸入端Vin，第五晶體管207的第二極207b連接至一第二電源VSS；第二電容103的第一節(jié)點103a連接至輸出端Vout，第二電容103的第二節(jié)點103b連接至第二電源VSS。由上述連接關(guān)系可知，第一電容101也可視為第二晶體管203的柵極203c與第二極203b之間的寄生電容，而第二電容103可視為輸出端Vout的負(fù)載。
該自舉式反相電路的電壓舉升點為電壓箝制電路209的第二節(jié)點N2。參閱圖2B，其組件符號211是圖2A的輸出端Vout的電壓波形，而組件符號213是電壓舉升點N2的電壓波形。此波形圖是將所有N型晶體管的臨界電壓設(shè)為4伏特，第一電源VDD設(shè)為20V，第二電源VSS設(shè)為0V，第一電容101設(shè)為0.2pF以及第二電容103設(shè)為1pF的實驗環(huán)境下所獲得的波形。由此波形圖可以看出電壓舉升點N2的電壓將會舉升到VDD+Vth的電壓電平，也就是大約24V的電壓，解決了現(xiàn)有技術(shù)的電壓舉升點電壓電平過高的問題。
本發(fā)明的第二實施例如圖3A所示，此自舉式反相電路大致與第一實施例的自舉式反相電路相同。不同處在于第二實施例的箝位電路209更包含一第四晶體管301，其包含一柵極301c、一第一極301a及一第二極301b，第四晶體管301與第一晶體管201、第二晶體管203、第三晶體管205以及第五晶體管207為同型薄膜晶體管。如圖所示，第四晶體管301的第一極301a與門極301c連接至第三晶體管205的第二極205b，而第三晶體管205的第二極205b不再連接至電壓箝制電路209的第一節(jié)點N1，改由第四晶體管301的第二極301b連接至第一節(jié)點N1，第三晶體管205與第四晶體管301是以二極管連接方式控制第二晶體管203的柵極電壓。參閱圖3B，其組件符號303是圖3A的輸出端Vout的電壓波形，而組件符號305是電壓舉升點N2的電壓波形。此波形圖是將所有N型晶體管的臨界電壓設(shè)為4伏特，第一電源VDD設(shè)為20V，第二電源VSS設(shè)為0V，第一電容101設(shè)為0.2pF以及第二電容103設(shè)為1pF的實驗環(huán)境下所獲得的波形。由此波形圖可以看出節(jié)點N2的電壓將會舉升到VDD+2Vth的電壓電平，也就是大約28V的電壓，相較于第一實施例，雖然稍稍增加了電壓舉升點的電壓，但是第二實施例的箝位電路209可以加強(qiáng)第二晶體管203的電流供應(yīng)能力，使得電路更快速地工作。
本發(fā)明的第三實施例如圖4所示，此自舉式反相電路大致與第二實施例的自舉式反相電路相同。不同處在于第三實施例更包含一穩(wěn)定晶體管401，其包含一柵極401c、一第一極401a及一第二極401b，該穩(wěn)定晶體管401與第一晶體管201、第二晶體管203、第三晶體管205，第四晶體管301以及第五晶體管207為同型晶體管。如圖所示，第一晶體管201的柵極201c及第一極201a不再連接至第二晶體管203的第一極203a以及第一電源VDD，而是連接至穩(wěn)定晶體管401的第二極401b，而電壓箝制電路209的第一節(jié)點N1與第一電源VDD則是連接至穩(wěn)定晶體管401的柵極401c以及第一極401a，而第二晶體管203的第一極203a改為連接至穩(wěn)定晶體管401的柵極401c以及第一極401a。
本發(fā)明的第四實施例如圖5所示，此自舉式反相電路大致與第三實施例的自舉式反相電路相同。不同處在于此實施例的箝位電路209僅包含第三晶體管205，第三晶體管205的第二極205b連接至穩(wěn)定晶體管401的第一極401a與門極401c，其余連接關(guān)系已在第一實施例及圖5中揭露，故不贅述。
綜上所述，本發(fā)明揭露了以同型薄膜晶體管來制作自舉式反相電路，以降低其電壓舉升點的電壓，而且本發(fā)明的自舉式反相電路結(jié)構(gòu)簡單，可容易地整合到薄膜晶體管陣列中，無論在提升電路穩(wěn)定性以及可靠性、簡化芯片工藝、減少顯示器外框厚度方面均可獲得相當(dāng)優(yōu)良的效果。
上述所列舉的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并非用來限制本發(fā)明的范疇。任何熟悉此項技藝的人士均可在不違背本發(fā)明的技術(shù)原理及精神的情況下，對上述實施例進(jìn)行修改及變化，因此本案的權(quán)利范圍應(yīng)以下述申請專利范圍所主張的內(nèi)容為依據(jù)。
權(quán)利要求
1.一種以一同型晶體管組成的自舉式反相電路，包含一第一晶體管，包含一柵極、一第一極及一第二極；一第二晶體管，包含一柵極、一第一極及一第二極；一箝位電路，用以控制該第二晶體管的該柵極的一電壓，包含一第一節(jié)點及一第二節(jié)點；以及一輸出端；其中，該第一晶體管的該柵極及該第一極連接至一第一電源，該第二晶體管的該柵極連接至該箝位電路的該第二節(jié)點，該第二晶體管的該第一極連接至該第一電源，該第二晶體管的該第二極連接至該輸出端，該箝位電路的該第一節(jié)點連接至該第一電源，該箝位電路的該第二節(jié)點連接至該第一晶體管的該第二極。
2.如權(quán)利要求1所述的自舉式反相電路，其中，該箝位電路更包含一第三晶體管，包含一柵極、一第一極及一第二極，該第三晶體管的該第二極連接至該第一節(jié)點，該第三晶體管的該柵極及該第一極連接至該第二節(jié)點。
3.如權(quán)利要求1所述的自舉式反相電路，其中，該箝位電路更包含一第三晶體管，包含一柵極、一第一極及一第二極；以及一第四晶體管，包含一柵極、一第一極及一第二極；其中，該第三晶體管的該柵極及該第一極連接至該第二節(jié)點，該第四晶體管的該第二極連接至該第一節(jié)點，該第四晶體管的該柵極及該第一極連接至該第三晶體管的該第二極。
4.如權(quán)利要求2或3所述的自舉式反相電路，更包含一輸入端；一第一電容，包含一第一節(jié)點及第二節(jié)點；以及一第五晶體管，包含一柵極、一第一極及一第二極；其中，該第一電容的該第一節(jié)點連接至該箝位電路的該第二節(jié)點，該第一電容的該第二節(jié)點連接至該輸出端，該第五晶體管的該第一極連接至該輸出端，該第五晶體管的該柵極連接至該輸入端，該第五晶體管的該第二極連接至一第二電源。
5.如權(quán)利要求4所述的自舉式反相電路，更包含一第二電容，該第二電容包含一第一節(jié)點及第二節(jié)點，該第二電容的該第一節(jié)點連接至該輸出端，該第二電容的該第二節(jié)點連接的該第二電源。
6.如權(quán)利要求1所述的自舉式反相電路，其中，該同型晶體管為N型晶體管。
7.如權(quán)利要求1所述的自舉式反相電路，其中，該同型晶體管為P型晶體管。
8.如權(quán)利要求1所述的自舉式反相電路，其中，該箝位電路是以二極管方式控制該第二晶體管的該柵極的該電壓。
9.一種以一同型晶體管組成的自舉式反相電路，包含一第一晶體管，包含一柵極、一第一極及一第二極；一第二晶體管，包含一柵極、一第一極及一第二極；一穩(wěn)定晶體管，包含一柵極、一第一極及一第二極；一箝位電路，用以控制該第二晶體管的該柵極的一電壓，包含一第一節(jié)點及一第二節(jié)點；以及一輸出端；其中，該穩(wěn)定晶體管的該柵極及該第一極連接至一第一電源，該第一晶體管的該柵極及該第一極連接至該穩(wěn)定晶體管的該第二極，該第二晶體管的該柵極連接至該箝位電路的該第二節(jié)點，該第二晶體管的該第一極連接至該第一電源，該第二晶體管的該第二極連接至該輸出端，該箝位電路的該第一節(jié)點連接至該第一電源，該箝位電路的該第二節(jié)點連接至該第一晶體管的該第二極。
10.如權(quán)利要求9所述的自舉式反相電路，其中，該箝位電路更包含一第三晶體管，包含一柵極、一第一極及一第二極，該第三晶體管的該第二極連接至該第一節(jié)點，該第三晶體管的該柵極及該第一極連接至該第二節(jié)點。
11.如權(quán)利要求9所述的自舉式反相電路，其中，該箝位電路更包含一第三晶體管，包含一柵極、一第一極及一第二極；以及一第四晶體管，包含一柵極、一第一極及一第二極；其中，該第三晶體管的該柵極及該第一極連接至該第二節(jié)點，該第四晶體管的該第二極連接至該第一節(jié)點，該第四晶體管的該柵極及該第一極連接至該第三晶體管的該第二極。
12.如權(quán)利要求10或11所述的自舉式反相電路，更包含一輸入端；一第一電容，包含一第一節(jié)點及第二節(jié)點；以及一第五晶體管，包含一柵極、一第一極及一第二極；其中，該第一電容的該第一節(jié)點連接至該箝位電路的該第二節(jié)點，該第一電容的該第二節(jié)點連接至該輸出端，該第五晶體管的該第一極連接至該輸出端，該第五晶體管的該柵極連接至該輸入端，該第五晶體管的該第二極連接至一第二電源。
13.如權(quán)利要求12所述的自舉式反相電路，更包含一第二電容，該第二電容包含一第一節(jié)點及第二節(jié)點，該第二電容的該第一節(jié)點連接至該輸出端，該第二電容的該第二節(jié)點連接的該第二電源。
14.如權(quán)利要求9所述的自舉式反相電路，其中，該同型晶體管為N型晶體管。
15.如權(quán)利要求9所述的自舉式反相電路，其中，該同型晶體管為P型晶體管。
16.如權(quán)利要求9所述的自舉式反相電路，其中，該箝位電路是以二極管方式控制該第二晶體管的該柵極的該電壓。
全文摘要
一種以一同型晶體管組成的自舉式反相電路，包含一第一晶體管、一第二晶體管、一箝位電路以及一輸出端。箝位電路包含一第一節(jié)點及一第二節(jié)點，用以控制第二晶體管的柵極的電壓。第一晶體管的柵極及第一極連接至一電源，第二晶體管的柵極連接至箝位電路的第二節(jié)點，第二晶體管的第一極連接至該電源，第二晶體管的第二極連接至輸出端，箝位電路的第一節(jié)點連接至該電源，箝位電路的第二節(jié)點連接至第一晶體管的第二極。
文檔編號G02F1/133GK1829093SQ200610075309
公開日2006年9月6日 申請日期2006年4月12日 優(yōu)先權(quán)日2006年4月12日
發(fā)明者尤建盛 申請人:友達(dá)光電股份有限公司