專利名稱：：反相放大電路的制作方法
技術領域：
：本發(fā)明涉及一種具備有奇數(shù)級串速CMOS反相器和把最后一級的CMOS反相器的輸出反饋到最初一級CMOS反相器的輸入上去的反饋電容器的反相放大電路。本發(fā)明的發(fā)明人等在特開平07-95947號公報中提出了這種反相放大電路，并對用模擬電壓進行的運算邊防止振蕩邊保證了輸入輸出的線性特性。圖16示出了該電路，奇數(shù)級的CMOS反相器I1、I2、I3串聯(lián)連接。最后一級的CMOS反相器I3的輸出介以反饋電容器CF連到最初一級CMOS反相器I1的輸入。在這種構(gòu)成中，借助于各級CMOS反相器的充分高的增益，與I1的輸入電壓Vin的反相相等的電壓Vout作為I3輸出而產(chǎn)生，并與I3的后一級的負載無關，且其精度良好。在這里，在圖16的電路中，在從最后一級往前一級的CMOS反相器I2的輸出上連有由一對電阻RE1、RE2構(gòu)成的平衡電阻，RE1連到了高電位的電壓源Vdd上，RE2連到了低電位的電壓源Vss上。這些電阻RE1、RE2減小I2的開路增益，抑制反相放大電路總體的增益。最后一級的CMOSI3的輸出介以低通特性的電容CG接地，減小高頻段中的反相放大電路的增益且增大相位容限。用以上的方法可以確保相位容限和增益容限，并可以防止振蕩，一直到高的頻段。但是，圖16中的平衡電阻總是從高電位一側(cè)向低電位一側(cè)流有微小電流，這對于節(jié)電化是不利的。特別是在應適用反相放大電路的濾波電路等等之中，隨著整體性的節(jié)電化的研究的進展，這種微小的功耗，負荷也增大了。而且在這種反相放大電路中，由于要求省電化，需要設置抑制功耗的睡眠模式電路，而上述電路沒有作出這種考慮。本發(fā)明就是為了解決這些現(xiàn)存的問題而發(fā)明出來的，因此目的是提供一種得以減小防止振蕩電路所產(chǎn)生的功耗，同時又可以實現(xiàn)睡眠(Sleep)模式而不妨害電路的穩(wěn)定性的反相放大電路。本發(fā)明的反相放大電路，在用于防止振蕩的電路中串接電容以阻止低頻電流，切斷反饋電容所形成的反饋通路。同時，把反相放大部分中的CMOS導向截止區(qū)或者飽和區(qū)。圖1的電路圖示出了本發(fā)明的反相放大電路的第1實施例。圖2是第2實施例的電路圖。圖3是第3實施例的電路圖。圖4(a)的電路圖示出了第1實施例中的反相放大部分的例子。圖4(b)的電路圖示出了反相放大部分的另一個例子。圖5是第1實施例的時間圖。圖6的曲線圖示出了圖5的刷新定時與輸出精度的關系。圖7是用對數(shù)座標表示的圖6的輸出精度曲線圖。圖8的曲線圖示出了在其他的輸入條件下的刷新定時與輸出精度的關系。圖9是用對數(shù)座標表示的圖8的輸出精度曲線圖。圖10是表示本發(fā)明的第3實施例的電路圖。圖11是表示反相放大部分的另一實施例的電路圖。圖12是表示反相放大部分的再一實施例的電路圖。圖13是表示反相放大部分的再另一實施例的電路圖。圖14是表示反相放大部分的再另一實施例的電路圖。圖15是表示基準電壓生成電路的電路圖。圖16是表示現(xiàn)有的反相放大部分的電路圖。以下，根據(jù)本發(fā)明的反相放大電路的一個實施例。在圖1的反相放大電路中，奇數(shù)級串接的CMOS反相器INV，在其輸入一側(cè)端子上連接有連接輸入電壓Vin的輸入電容器Ci，在其輸入一側(cè)端子上還連接有反饋電容器Cf。在反饋電容器Cf的輸出一側(cè)連接第1睡眠和刷新開關(Sleeprefreshswitch)SWSR1，并用SWSR1把Cf連接到INV的輸出端子，基準電壓Vref或大地。其中，基準電壓Vref是成為INV的輸出電壓范圍的基準的電壓，通常使之為電源電壓Vdd的1/2的電壓。開關SWSR1由已連到INV的輸出上的開關SWf，已連到Vref上的開關SWrf、已連到地線上的開關Swsf構(gòu)成，可使這些開關擇一性地閉合。輸入電容器Ci的輸入一側(cè)連接第2睡眠和刷新開關SWSR2，并通過SWSR2使Ci與輸入電壓Vin、基準電壓Vref或地線相連。開關SWSR2由已與輸入電壓Vin相連的開關SWin、已與Vref相連的開關SWri、已與地線相連的開關SWsi構(gòu)成，可使這些開關擇一性地閉合。在上述反相放大部分INV的輸入輸出之間連接刷新開關SWrfo，并與SWSR1與SWSR2中的SWri和SWrf連動起來進行通斷，用作用于消除Ci和Cf的剩余電荷的刷新。在開關的Swin和SWf斷開，且SWsi和SWsf已閉合的時候，INV就變成為輸入已接地的反相器電路，各個CMOS變成為工作于截止區(qū)。因而，可以忽略各CMOS中的電流消耗。此外，即便是把INV的輸入連到電源上使之工作于飽和區(qū)也同樣地變?yōu)椴划a(chǎn)生電流。還有，斑點放大部分INV如圖4(a)或(b)所示，沒有設置現(xiàn)有的平衡電阻，且由于不產(chǎn)生平衡電阻的貫通電流，故降低了功耗。圖4(a)的電路把接地電容器CL連到了級串接的CMOS反相器I1、I2、I3的最后一級輸出上以除掉高頻成分，并把電阻RC與電容器Cc的串聯(lián)電路連接在第2級CMOS反相器的輸入輸出之間。因為該串聯(lián)電路是對I2的負反饋線路，并將成I2的負載，故將使I2的增益下降以抑制反相放大電路的增益。這樣一來就可以實現(xiàn)不會產(chǎn)生貫通電流的防止振蕩電路。另外，Re與Cc的連接順序是任意的。圖4(b)的反相放大部分使用了MOS電阻Mc來代替圖4(a)的電阻Re。這樣一來就將進一步減小電路規(guī)模和電路面積。雖然在圖4(b)中把pMOS用作為MOS電阻，但當然也可使用nMOS。圖5示出了本實施例的時間圖，與輸入信號(Vin)一起示出了控制信號CTLin、CTLr、CTLro、CTLs的定時。CTLin控制用于進行通常動作的開關SWin、SWf的通斷，在高電平的時候使開關閉合，在低電平的時候使開關打開。CTLr控制用于進行更新的開關SWri、SWrf的通斷，高電平的時候使開關閉合。低電平的時候使開關打開。CTLro控制用于進行更新的開關SWrfo的通斷，高電平的時候使開關閉合，低電平的時候使開關打開。CTLs控制用于睡眠模式的開關SWsi、SWsf的通斷，高電平的時候使開關閉合，低電平的時候使開關打開。時間圖的期間ts是睡眠模式的期間，期間tr是刷新的期間，其余的期間是正常工作期間。由于在正常工作的起始時刻需要消除剩余電荷。故在正常工作之前沒有刷新期間。而在刷新結(jié)束之際，開關SWrfo的打開要比開關SWri和SWfr滯后一些。圖6～圖9示出了這一時間差(延遲)的作用。圖6示出了輸入電壓Vin平均1.5V，振幅1.0V，頻率1.3MHz時的延遲時間-td與輸出電壓的分散(縱軸線形刻度)之間的關系。與td＞0的情況相比，td＜0時的分散已減少了，延遲的作用是明顯的。圖7是把同一數(shù)據(jù)用對數(shù)刻度畫出來的，可知在約1nsec的延遲時間td的時候分散將變?yōu)樽钚 D8示出了輸入電壓Vin平均為1.5V，振蕩幅.05V，頻率1.3MHz時的延遲時間-td(橫軸用負的時間來表現(xiàn)延遲的量值)。與輸出電壓Vout的分散(縱軸線形刻度)之間的關系，與圖7一樣，從約1nsec的延遲，分散取最小值。圖2示出了本發(fā)明的第2實施例，采用第1、第2睡眠開關SWS1、SWS2來代替第1、第2睡眠刷新開關SWSR1、SWSR2，而省略了刷新功能。這種構(gòu)成在輸出的允許精度比較低的情況下是有效的，且可簡化電路構(gòu)成。圖3是第3實施例的電路圖，使圖1中的SWSR2中的SWsi作為睡眠開關獨立出來、并直接連到INV的輸入上。把由SWin和SWri構(gòu)成的第2刷新開關SWR2連接輸入電容器上。另一方面，圖1的SWSR1中的SWsf被省略，并構(gòu)成了第1刷新開關SWR1以取代SWSR1。在SWf、SWrfo已被打開的狀態(tài)下，SWsi把INV的輸入直接接地，使INV工作于載止區(qū)從抑制電流消耗。本實施例與第1實施例相比，具有電路構(gòu)成簡化的優(yōu)點，與第2實施例相比，具有可以實現(xiàn)刷新功能的優(yōu)點。此外，在圖3的構(gòu)成中，在睡眠模式時當然可以接到電源上來取代接地。圖10示出了第3實施例，該第3實施例2級串接地使用反相放大電路，以進行帶符號的加法運算。在圖10中，多個的輸入電壓Vin1～Vin8已連接到并聯(lián)的電容器C11～C14和C21～C24上。C11～C14作為電容耦合對Vin1～Vin進行加法運算，C21～C24對Vin5～Vin8進行加法運算。C11～C14與上述輸入電容器對應，其輸出被輸入到的相放大部分INV1上。反饋電容器CF1與INV1并聯(lián)地連到C11～C14的輸出上，CF1的輸出一側(cè)連接有第1睡眠刷新開關SWSR1。CF1的輸出通過開關SWSR1連到INV1的輸出、基準電壓Vref或地線上。在電容器C11～C14、C21～C24的輸入上連接有第2睡眠刷新開關SWSR2，這些電容器用SWSR2連接到對應的輸入電壓、基準電壓或地線上。C21～C24也一樣地與上述輸入電容器對應，其輸出被輸入到反相放大部分INV2上去。反饋電容器CF2與INV2并聯(lián)地連接到C21～C24的輸出上，CF2的輸出一側(cè)已連接到與上述第1睡眠刷新開關SWSR1有公共部分的第3睡眠刷新開關SWSR1’。CF2的輸出借助于開關SWSR1’連接到INV2輸出、基準電壓Vref或接地線上。第1睡眠刷新開關SWSR1具有把CF1的輸出連接到INV1輸出或開關SWR3上去的開關SWR1，SWR3則把SWR1的輸出連接到Vref或地線上。第3睡眠刷新開關SWR1’具有把CF2的輸出連接到INV2的輸出或開關SWR3上去的開關SWR2。第2睡眠刷新開關SWR2具有把各電容器的輸入連接到輸入電壓或開關SWR3上去的開關SW11-SW14和SW21～SW24，且與上述睡眠刷新開關共同使用SWR3。此外，INV1、INV2上分別連接有與圖1的Swrf對應的刷新用的開關SWF1和SWF2。如上所述，借助于用一個共同的開關進行與Vref和地線的連接，可以簡化總體電路的構(gòu)成。INV1的輸出，介以中間電容器Cc，與C21～C24的輸出并聯(lián)地連到INV2上，進行下述帶符號的加法運算。當設INV1、INV2的輸入一側(cè)的偏移電壓為Vb1、Vb2，INV1的輸出電壓為Va，分別用C1i和C2i代表C11～C14和C21～C24，用Vin(i)代表Vin1～Vin8時，則由電荷守恒定律可得下述關系CF1(Va-Vb1)+Σi=14C1i·{Vin(i)-Vb1}=0---(1)]]>CF2(Vout-Vb2)+CC(Va-Vb2)+Σi=58·{Vin(i)-Vb2}=0---(2)]]>一般說，Vb1＝Vb2，故令其為Vb，設CF1＝CF2＝CC，并用CF來表示之，則可以求得以下的公式(3)(Vout-Vb)=Σi=14C1i·{Vin(i)-Vb}-Σ1=48C2i{Vin(i)-Vb}---(3)]]>如前所述，這是從Vin1～Vin4的加權(quán)加法運算結(jié)果中減去Vin5～Vin8加權(quán)加法運算結(jié)果的差，實現(xiàn)了加減運算。上述INV1介以中間開關SWCC連到中間電容器CC上，而SWCC把CC的輸入端子連到INV1或上述開關SWR3上。因此，INV2的輸入一側(cè)在睡眠模式時介以SWCC和SWR3接地，而在刷新模式時則連到基準電壓上去。即使對于INV2也能實現(xiàn)完整的刷新、睡眠模式。另外，由于開關SWCC已連接到反相放大部分INV2的輸入一側(cè)m上，故與第2睡眠刷新開關SWSR2同步工作，可以看作是含于SWSR2中。圖11示出了反相放大部分的另一實施例。在圖11的反相放大部分中，與現(xiàn)有例相同。構(gòu)成為使奇數(shù)級的CMOS反相器I1、I2、I3串聯(lián)連接，且最后一級的CMOS反相器I3的輸出介以反饋電容CF連到最初一級的CMOS反相器I1的輸入上。在該反相放大部分中，雖然在從最后一級往第一級的CMOS反相器I2的輸出上已連接有具有一對的電阻RE1、RE2的平衡電阻，但是，在這些電阻上分別串接有電容器CE1、CE2。即RE1、CE1的串聯(lián)電路接在I2的輸出與Vdd之間，RE2、CE2的串聯(lián)電路連接在I2的輸出與Vss之間。這些串聯(lián)電路降低了I2的的開路增益，從而抑制反相放大電路總體的增益，但是對低頻電流的阻抗高，其功耗與現(xiàn)有技術比較顯著地低。電阻RE1、RE2與電容器CE1、CE2的位置關系是任意的，如圖11所示，即可以把電阻配置為比電容更靠近電壓源一側(cè)，也可以如圖12的變形例那樣使其位置關系倒過來。此外，平衡電阻的連接位置并不受限于I2輸出，也可連接于I1輸出。但是，一般說連接在最后一級的第一級的CMOS反相器上可以得到良好的效果。在圖12的變形例中，使用了在現(xiàn)有例中使用的接地電容器CL，以此提高防止振蕩功能。另外，采用把平衡電阻接到I1的輸出上的辦法也可以得到比較良好的防止振蕩效果，僅僅把平衡電阻中的高電位一側(cè)或低電位一側(cè)的RC串聯(lián)電路連到I1或I2的一方或者兩者的輸出上去，再在一方上連接高位一側(cè)的串聯(lián)電路，在另一方上連接低電位一側(cè)的串聯(lián)電路的構(gòu)成也是有效的。圖13的反相放大部分示出了圖4(a)的變形例，在該變形例中，不用上述平衡電阻，而代之以把電阻RE與電容器CE的串聯(lián)電路連接在最后一級CMOS反相器I3的輸入與輸出之間。這一串聯(lián)電路是對I3的負反饋線路，且將成為I3的負載，故將使I3的增益降低，與上述一樣，抑制反相放大電路的增益。本實施例和圖11、圖12的電路比較器件個數(shù)少，電路現(xiàn)模、電路面積減小。另外，電阻RE與電容器CE的連接順序是任意的。串聯(lián)電路的連接位置放在I2的輸入輸出之間也可得到比較好的防止振蕩效果。此外，圖4(a)的電路與本電路比較，具有不受后級的電容成分影響的優(yōu)點。圖14是把圖4(b)的MOS電阻MR與電容器的串聯(lián)電路連接到最后一級CMOS反相器的輸入輸出之間的例子，電路規(guī)模和電路面積已進一步減小。即便是在本實施例中，不言而喻也可以把串聯(lián)電路的連接點放在I2的輸入輸出之間。另外，雖然在圖14中，用pMOS作為MOS電阻，但當然也可用nMOS。還有，即便是在圖4(b)與本電路的比較中，在不受后級電路的影響這一點上也是本圖14的電路更為出色。在這里，對圖11的反相放大電路的載止頻率進行解析。若設載止頻率為f0，則f0=g(ArAo2+2)2π(2·CG·CF)---(4)]]>Ao=gmg---(5)]]>Ar=gmg+gr---(6)]]>g反相器的輸出電阻的倒數(shù)gmCMOS反相器的電導gr由RE1、CE1構(gòu)成的RC電路和由RE2、CE2構(gòu)成的RC電路阻抗的倒數(shù)CG接地電容器CG的電容量CF反饋電容器CF的電容量若設RE1＝RE2＝re，CE1＝CE2＝ce，并設拉普拉斯變換的運算子為s，則可把gr表示如下gr=1re+1ce·s---(7)]]>在式(7)中，由于在低頻區(qū)(ce·s)變小，故gr表示，隨之由于式(6)的Ar增加，故式(4)的截止頻率f0變高。另一方面，由于在高頻區(qū)(ce·s)增加，gr變大。故反相放大電路的增益減小。因此得以防止在高頻下的振蕩。即借助于附加以電容器，除去降低功耗這一效果之外，還可得到提高截止頻率的效果。其次，在表1中對圖12～圖14的實施例與現(xiàn)有例(圖16)的特性進行比較。其中，含現(xiàn)有例的電路的面積為“1”，面積比表示各電路的電路面積與它的比。功耗A是對正弦波輸入的AC分析結(jié)果，功耗B是方波的瞬變過程分析結(jié)果。表1</tables>由表1可知，本發(fā)明的實施例就功耗和頻率特性來說優(yōu)于現(xiàn)有例，圖13、圖14的實施例在電路面積上也比現(xiàn)有例小。另外，不使用圖14的實施例中的MOS電阻而代之以使用把NMOS、PMOS并接后構(gòu)成的所謂模擬開關式電阻也是可能的，在這種情況下，可以消除電阻值對電壓的依賴性，可以維持幾乎恒定的特性而和輸入電壓無關。另外，作為上述低電壓源Vss，可以使用規(guī)定的正或負，或者0V的電壓源，或者地線。圖15是用來生成上述基準電壓Vref的基準電壓生成電路，其構(gòu)成是也可以實現(xiàn)為連接到用于睡眠模式的電源電壓上。在圖15中，基準電壓生成電路，和圖10的反相放大部分INV1、INV2一樣，具有由奇數(shù)級串接的CMOS反相器構(gòu)成的反相放大部分INV、并把該INV的輸出介以開關SWVref連到其輸入上。SWVref把INV的輸入連到INV的輸出或電源電壓Vdd上，在INV輸出一側(cè)的時候，其輸入輸出將收斂于進行平衡的約Vdd/2的電壓。而在Vdd一側(cè)的時候，結(jié)果變成為在INV的輸出r作為Vdd的反相將產(chǎn)生接地電壓(OV)的電壓。因此，基準電壓生成電路的輸出Vref-dd為基準電壓Vref或OV，若不用圖10的SWR3而代之以應用本基準電壓生成電路。則可以把SWR3的功能包含在基準電壓生成電路之內(nèi)。如上所述，本發(fā)明的反相放大電路，把電阻串接于用于防止振蕩的電路中以阻止低頻電流，另外，由于在隔斷由反饋電容器形成的反饋通路的同時，還把輸入電容器和反饋電容器接地，把CMOS導入截止區(qū)，故具有可以降低防止振蕩電路的功耗的同時，還可以實現(xiàn)睡眠模式而不妨害電路穩(wěn)定性這樣的優(yōu)良的效果。權(quán)利要求1.一種反相放大電路，其特征是，具備有由奇數(shù)級串接的CMOS反相器構(gòu)成的反相放大部分；已把其一個端子連接到該反相放大部分中的初級CMOS反相器的輸入上的反饋電容器；已連到初級CMOS反相器的輸入上的輸入電容器；把上述反饋電容器的另一端子連到上述反相放大部分中的最后一級CMOS反相器的輸出或地線上的第1睡眠開關；把輸入電壓或地線連到上述輸入電容器的輸入上的第2睡眠開關；以及含有連接到上述反相放大部分中的初級以后的CMOS反相器上的串聯(lián)電容器的防止振蕩電路。2.一種反相放大電路，其特征是，具備有由奇數(shù)級串聯(lián)的CMOS反相器構(gòu)成的反相放大部分；已把其一個端子連接到該反相放大部分中的初級CMOS反相器的輸入上的反饋電容器；已連到初級CMOS反相器的輸入上的輸入電容器；把上述反饋電容器的另一端子連到上述反相放大部分中的最后一級CMOS反相器的輸出或基準電壓上去的第1刷新開關；把輸入電壓或基準電壓連到上述輸入電容器的輸入上的第2刷新開關；連接上述反相放大電路的輸入輸出的第3刷新開關；把初級CMOS反相器的輸入接地的睡眠開關；以及含有已連接在上述反相放大部分中的初級以后的CMOS反相器上的串聯(lián)電容器的防止振蕩電路。3.一種反相放大電路，其特征是具備有由奇數(shù)級串接的CMOS反相器構(gòu)成的反相放大部分；其一個端子已連接到該反相放大部分中的初級CMOS反相器的輸入上去的反饋電容器；已連接到初級CMOS反相器的輸入上的輸入電容器；把上述反饋電容器的另一端子連到上述反相放大部分中的最后一級的CMOS反相器的輸出，基準電壓或地線上的第1睡眠刷新開關；把輸入電壓?；鶞孰妷夯虻鼐€連接到上述輸入電容器的輸入上的第2睡眠刷斷開關；把上述反相放大電路的輸入輸出連起來的刷新開關；以及含有已連到上述反相放大部分中的初級以后的CMOS反相器上的串聯(lián)電容器的防止振蕩電路。4.根據(jù)權(quán)利要求1～3中任一項權(quán)利要求所述的反相放大電路，其特征是防止振蕩電路是已連接到反相放大部分中的中間的CMOS反相器的輸出上的由一對的電阻和電容器的串聯(lián)電路構(gòu)成的平衡電阻，且一方的電阻已連接到高電位的電壓源上，另一方的電阻已連到低電位的電壓源上。5.根據(jù)權(quán)利要求1～3中任一項權(quán)利要求所述的反相放大電路，其特征是防止振蕩電路是已連接在中間的CMOS反相器的輸入輸出之間的電阻與電容器的串聯(lián)電路。6.根據(jù)權(quán)利要求1～3中任一項權(quán)利要求所述的反相放大電路，其特征是防止振蕩電路是已連接在中間的CMOS反相器的輸出與最后一級CMOS反相器的輸出之間的電阻和電容器的串聯(lián)電路。7.根據(jù)權(quán)利要求6所述的反相放大電路，其特征是電阻被連接在比電容器更靠近輸入一側(cè)。8.根據(jù)權(quán)利要求2所述的反相放大電路，其特征是第1睡眠開關機第2睡眠開關，在反相放大電路的睡眠模式時，連接在地線或電源電壓上。9.根據(jù)權(quán)利要求3所述的反相放大電路，其特征是第1睡眠刷新開關和第2睡眠刷新開關，在反相放大電路的刷新時連接到基準電壓上，在反相放大電路的睡眠模式時連接到地線或電源電壓上，而刷新開關則僅僅在刷新時才閉合。10.根據(jù)權(quán)利要求3所述的反相放大電路，其特征是在刷新結(jié)束時，刷新開關比第1和第2睡眠刷新開關在的切換打開的稍早一些。11.根據(jù)權(quán)利要求3所述的反相放大電路，其特征是在刷新結(jié)束時，刷新開關的打開比第1和第2睡眠新開關的切換早數(shù)個nsec。12.根據(jù)權(quán)利要求2所述的反相放大電路，其特征是在刷新結(jié)束時，第3刷新開關的打開比第1和第2刷新開關的切換早一些。13.根據(jù)權(quán)利要求2所述的反相放大電路，其特征是在刷新結(jié)束時，刷新開關的打開比第1和第2刷新開關的切換早數(shù)個nsec。14.一種反相放大電路具有奇數(shù)級的串接CMOS反相器和把最后一級的CMOS反相器的輸出反饋到初級CMOS反相器的輸入上的反饋電容器，且在初級往后，最后一級往前的CMOS反相器的輸出上已連接有由一對電阻構(gòu)成的平衡電阻，一方的電阻已被連接到高電位的電壓源上，另一方的電阻已被連接到低電位的電壓源上的反相放大電路，其特征是在平衡電阻的各個電阻上串聯(lián)有電容器。15.根據(jù)權(quán)利要求14所述的反相放大電路，其特征是電容器被連接得比電阻更靠近電壓源。16.一種反相放大電路，具有奇數(shù)級的串接CMOS反相器和把最后一級CMOS反相器的輸出反饋到初級CMOS反相器的輸入上去的反饋電容器其特征是在初級往后最后一級往前的CMOS反相器的輸出與最后一級CMOS反相器的輸出之間連接有電阻和電容器的串聯(lián)電路。全文摘要本發(fā)明的目的是不妨害電路的穩(wěn)定性地減小防止振蕩電路所產(chǎn)生的功耗,且實現(xiàn)睡眠模式(Sleepmode)。電路構(gòu)成是:把電容器串接到防止振蕩電路上以阻止低頻電流,在斷開反饋電容器的反饋電路的同時,把反相放大部分的CMOS引導至截止區(qū)或飽和區(qū)。文檔編號H03F3/343GK1175820SQ9711311公開日1998年3月11日申請日期1997年5月20日優(yōu)先權(quán)日1996年5月21日發(fā)明者壽國梁,戶松隆,本橋一則申請人:株式會社鷹山