一種反相器電路及其驅(qū)動(dòng)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及薄膜晶體管集成電路領(lǐng)域，特別涉及一種反相器電路及其驅(qū)動(dòng)方法。
【背景技術(shù)】
[0002]反相器是數(shù)字集成電路的基礎(chǔ)單位。當(dāng)輸入信號(hào)為高時(shí)，輸出信號(hào)為低；當(dāng)輸入信號(hào)為低時(shí)，輸出信號(hào)為高。傳統(tǒng)的CMOS反相器是由一個(gè)P型晶體管和一個(gè)N型晶體管組成。隨著薄膜晶體管技術(shù)的發(fā)展，特別是氧化物半導(dǎo)體薄膜晶體管的發(fā)展，利用單極性的晶體管直接集成數(shù)字電路是科學(xué)界和產(chǎn)業(yè)界發(fā)展的重要研究方向。
[0003]氧化物半導(dǎo)體晶體管具有較高的載流子迀移率，與非晶硅工藝兼容度高，制備成本低廉，具有很好的均勻性和很高的電流開(kāi)關(guān)比等等優(yōu)點(diǎn)，具有很好的發(fā)展?jié)摿?。但是，由于氧化物薄膜晶體管只有N型能夠穩(wěn)定工作，傳統(tǒng)的反相器電路結(jié)構(gòu)應(yīng)用到氧化物薄膜晶體管中會(huì)有高功耗、低輸出擺幅、慢響應(yīng)速度等特點(diǎn)。

【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)存在的缺點(diǎn)與不足，本發(fā)明提供一種反相器電路及其驅(qū)動(dòng)方法。
[0005]本發(fā)明采用如下技術(shù)方案:
[0006]—種反相器電路，由第一、第二、第三、第四晶體管及電容構(gòu)成；
[0007]所述第一晶體管Tl的柵極及漏極與高電壓Vdd相連，所述第一晶體管Tl的源級(jí)與第二晶體管T2的源極、第三晶體管T3的柵極、電容Cl的一端連接；
[0008]所述第二晶體管T2的柵極、第四晶體管T4的柵極分別與輸入信號(hào)Vin相連，所述第二晶體管T2的漏極及第四晶體管T4的漏極與低電壓GND相連；
[0009]所述第三晶體管T3的漏極與高電壓Vdd相連，所述第三晶體管T3的源極、第四晶體管T4的源極及電容Cl的另一端分別與輸出端口 V.相連。
[0010]所述第一、第二、第三及第四晶體管為N型薄膜晶體管。
[0011]第一晶體管Tl及第二晶體管T2構(gòu)成輸出模塊。
[0012]—種反相器電路的驅(qū)動(dòng)方法，包括如下步驟:
[0013]當(dāng)輸入信號(hào)Vin為高電平時(shí)，第二晶體管T2、第四晶體管T4被打開(kāi)，在第一晶體管Tl與第二晶體管T2形成的回路中，由于分壓的作用，第三晶體管T3的柵極即M點(diǎn)的電壓會(huì)變成一個(gè)較低的電平，從而關(guān)斷第三晶體管T3，由于第四晶體管T4被打開(kāi)，輸出端口與低電平GND相連，輸出的信號(hào)變?yōu)榈碗娖?，而且低電平信?hào)通過(guò)電容耦合作用反饋回去第三晶體管T3的柵極，使得其電壓更低，從而確保輸出信號(hào)維持在較低的電壓水平；
[0014]當(dāng)輸入信號(hào)為低電平時(shí)，第二晶體管T2、第四晶體管T4被關(guān)斷，第三晶體管T3的柵極即M點(diǎn)通過(guò)第一晶體管Tl進(jìn)行充電，電壓變?yōu)楦唠娖?，第三晶體管T3被打開(kāi)，輸出端口與高電平相連，產(chǎn)生高電平的輸出信號(hào)，同時(shí)，高電平的輸出信號(hào)通過(guò)電容耦合作用反饋回去第三晶體管T3的柵極，使得其電壓更高，從而使第三晶體管T3被充分打開(kāi)，提高輸出端口的充電速度，也使得輸出信號(hào)能完全達(dá)到高電平。
[0015]本發(fā)明的有益效果:
[0016](I)低功耗，利用第一晶體管和第二晶體管控制輸出模塊的上拉晶體管(第三晶體管)，在輸入信號(hào)為高電平時(shí)候?qū)⑸侠w管關(guān)斷，避免出現(xiàn)從高電平流經(jīng)大尺寸晶體管到低電平的大電流回路，從而降低反相器的能量耗損；
[0017](2)高速度，利用電容將輸出信號(hào)反饋回反相器電路內(nèi)部進(jìn)行優(yōu)化控制。當(dāng)輸出端口變?yōu)楦唠娖綍r(shí)，通過(guò)電容耦合作用，上拉晶體管的柵極電壓會(huì)被拉高，使得該晶體管被更加充分打開(kāi)，從而可以快速地對(duì)輸出端口進(jìn)行充電；當(dāng)輸出端口變?yōu)榈碗娖綍r(shí)，通過(guò)電容耦合作用，上拉晶體管的柵極電壓會(huì)被拉低，從而減少上拉晶體管對(duì)輸出端口的影響，促進(jìn)下拉晶體管對(duì)輸出端口的放電速度；
[0018](3)寬輸出擺幅，通過(guò)電容耦合設(shè)計(jì)，使得上拉晶體管被充分打開(kāi)，輸出端口能完全達(dá)到高電壓VDD，通過(guò)晶體管控制和電容耦合設(shè)計(jì)，使得上拉晶體管在輸出低電平信號(hào)時(shí)候被關(guān)斷，從而使輸出電平更接近GND，綜合上述兩個(gè)方面，反相器的輸出擺幅能夠優(yōu)于傳統(tǒng)反相器電路的輸出擺幅。
【附圖說(shuō)明】
[0019]圖1是本發(fā)明的反相器電路結(jié)構(gòu)示意圖；
[0020]圖2是由圖1構(gòu)成的震蕩環(huán)電路結(jié)構(gòu)圖；
[0021 ] 圖3是柔性集成電路基板示意圖。
【具體實(shí)施方式】
[0022]下面結(jié)合實(shí)施例及附圖，對(duì)本發(fā)明作進(jìn)一步地詳細(xì)說(shuō)明，但本發(fā)明的實(shí)施方式不限于此。
[0023]實(shí)施例
[0024]如圖1所示，一種反相器電路，由第一、第二、第三、第四晶體管及電容構(gòu)成；
[0025]所述第一晶體管Tl的柵極及漏極與高電壓Vdd相連，所述第一晶體管Tl的源級(jí)與第二晶體管T2的源極、第三晶體管T3的柵極、電容Cl的一端連接；
[0026]所述第二晶體管T2的柵極、第四晶體管T4的柵極分別與輸入信號(hào)Vin及相連，所述第二晶體管T2的漏極與低電壓GND相連；
[0027]所述第三晶體管T3的漏極與高電壓Vdd相連，所述第三晶體管T3的源極、第四晶體管T4的源極及電容Cl的另一端分別與輸出端口 V.相連；
[0028]所述第四晶體管T4的漏極與低電壓GND相連。
[0029]第一晶體管Tl及第二晶體管T2構(gòu)成輸出模塊。
[0030]反相器的工作方式如下:
[0031]當(dāng)輸入信號(hào)為高電平時(shí)，第二晶體管T2、第四晶體管T4被打開(kāi)，在第一晶體管Tl與第二晶體管T2形成的回路中，由于分壓的作用，第三晶體管的柵極T3 (M點(diǎn))的電壓會(huì)變成一個(gè)較低的電平，從而關(guān)斷第三晶體管T3。由于第四晶體管T4被打開(kāi)，輸出端口與低電平GND相連，輸出的信號(hào)變?yōu)榈碗娖健６业碗娖叫盘?hào)通過(guò)電容耦合作用反饋回去第三晶體管T3的柵極，使得其電壓更低，從而確保輸出信號(hào)維持在較低的電壓水平。
[0032]當(dāng)輸入信號(hào)為低電平時(shí)，第二晶體管T2、第四晶體管T4被關(guān)斷，第三晶體管T3的柵極(M點(diǎn))通過(guò)第一晶體管Tl進(jìn)行充電，電壓變?yōu)楦唠娖?，第三晶體管T3被打開(kāi)，輸出端口與高電平相連，產(chǎn)生高電平的輸出信號(hào)。同時(shí)，高電平的輸出信號(hào)通過(guò)電容耦合作用反饋回去第三晶體管T3的柵極，使得其電壓更高，從而使第三晶體管T3被充分打開(kāi)，提高輸出端口的充電速度，也使得輸出信號(hào)能完全達(dá)到高電平。
[0033]如圖2所示，由η個(gè)反相器首尾相連組成的震蕩環(huán)電路。圖中三角形表示反相器電路，其中的高電平Vdd和低電平GND被省略了。前一個(gè)反相器的輸入口 VIN與后一個(gè)反相器的輸出端口 VOUT相連，相連的反相器個(gè)數(shù)為η，η為大于3的奇數(shù)。震蕩環(huán)是數(shù)字電路中產(chǎn)生時(shí)鐘信號(hào)的模塊，是數(shù)字電路系統(tǒng)運(yùn)行的基礎(chǔ)，由新型反相器組成的震蕩環(huán)具有高輸出擺幅，尚的驅(qū)動(dòng)能力，能夠廣生$父尚的時(shí)鐘頻率等優(yōu)點(diǎn)。
[0034]如圖3所示，組成電路的氧化物薄膜晶體管可以利用低溫工藝制備，可以在柔性襯底上面集成，所以反相器、震蕩環(huán)等集成電路可以制備成柔性的應(yīng)用電路，滿足新興的智能硬件等產(chǎn)業(yè)的應(yīng)用需求。
[0035]本發(fā)明中兩個(gè)薄膜晶體管和一個(gè)電容控制輸出模塊的上拉薄膜晶體管的柵極。通過(guò)邏輯控制和信號(hào)耦合反饋的方法驅(qū)動(dòng)上拉薄膜晶體管，可以實(shí)現(xiàn)反相器的低功耗、高速度和寬輸出擺幅性能指標(biāo)。輸出模塊的下拉薄膜晶體管的柵極直接由輸入信號(hào)控制。
[0036]上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受所述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種反相器電路，其特征在于，由第一、第二、第三、第四晶體管及電容構(gòu)成； 所述第一晶體管(Tl)的柵極及漏極與高電壓Vdd相連，所述第一晶體管(Tl)的源級(jí)與第二晶體管(T2)的源極、第三晶體管(T3)的柵極、電容(Cl)的一端連接； 所述第二晶體管(T2)的柵極、第四晶體管(T4)的柵極分別與輸入信號(hào)Vin相連，所述第二晶體管(T2)的漏極及第四晶體管(T4)的漏極與低電壓GND相連； 所述第三晶體管(T3)的漏極與高電壓Vdd相連，所述第三晶體管(T3)的源極、第四晶體管(T4)的源極及電容(Cl)的另一端分別與輸出端口 V.相連。2.根據(jù)權(quán)利要求1所述的反相器電路，其特征在于，所述第一、第二、第三及第四晶體管為N型薄膜晶體管。3.根據(jù)權(quán)利要求1所述的反相器電路，其特征在于，第一晶體管(Tl)及第二晶體管(T2)構(gòu)成輸出模塊。4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的反相器電路的驅(qū)動(dòng)方法，其特征在于，包括如下步驟: 當(dāng)輸入信號(hào)Vin為高電平時(shí)，第二晶體管(T2)、第四晶體管(T4)被打開(kāi)，在第一晶體管(Tl)與第二晶體管(T2)形成的回路中，由于分壓的作用，第三晶體管(T3)的柵極即M點(diǎn)的電壓會(huì)變成一個(gè)較低的電平，從而關(guān)斷第三晶體管(T3)，由于第四晶體管(T4)被打開(kāi)，輸出端口與低電平GND相連，輸出的信號(hào)變?yōu)榈碗娖?，而且低電平信?hào)通過(guò)電容耦合作用反饋回去第三晶體管(T3)的柵極，使得其電壓更低，從而確保輸出信號(hào)維持在較低的電壓水平; 當(dāng)輸入信號(hào)為低電平時(shí)，第二晶體管(T2)、第四晶體管(T4)被關(guān)斷，第三晶體管(T3)的柵極即M點(diǎn)通過(guò)第一晶體管(Tl)進(jìn)行充電，電壓變?yōu)楦唠娖?，第三晶體管(T3)被打開(kāi)，輸出端口與高電平相連，產(chǎn)生高電平的輸出信號(hào)，同時(shí)，高電平的輸出信號(hào)通過(guò)電容耦合作用反饋回去第三晶體管(T3)的柵極，使得其電壓更高，從而使第三晶體管(T3)被充分打開(kāi)，提高輸出端口的充電速度，也使得輸出信號(hào)能完全達(dá)到高電平。
【專利摘要】本發(fā)明公開(kāi)了一種反相器電路及其驅(qū)動(dòng)方法，由第一、第二、第三、第四晶體管及電容構(gòu)成；第一晶體管的柵極及漏極與高電壓相連，第一晶體管的源級(jí)與第二晶體管的源極、第三晶體管的柵極、電容的一端連接；第二晶體管的柵極、第四晶體管的柵極分別與輸入信號(hào)及相連，所述第二晶體管的漏極與低電壓相連；第三晶體管的漏極與高電壓相連，第三晶體管的源極、第四晶體管的源極及電容的另一端分別與輸出端口相連，第四晶體管的漏極與低電壓相連，本發(fā)明可以實(shí)現(xiàn)反相器的低功耗。
【IPC分類】H03K19/082
【公開(kāi)號(hào)】CN105429626
【申請(qǐng)?zhí)枴緾N201510713854
【發(fā)明人】吳為敬, 李冠明, 夏興衡, 張立榮, 周雷, 徐苗, 王磊, 彭俊彪
【申請(qǐng)人】華南理工大學(xué)
【公開(kāi)日】2016年3月23日
【申請(qǐng)日】2015年10月27日