本發(fā)明涉及顯示技術領域，尤其涉及柵極驅動電路和顯示裝置。

背景技術：

顯示裝置一般包括顯示面板、柵極驅動電路和源極驅動電路。其中，顯示面板包括由多個像素單元形成的像素陣列，每個像素單元包含一個薄膜晶體管。在該像素陣列中，位于同一行的像素單元中的薄膜晶體管的柵極通過同一條掃描線與柵極驅動電路相連，柵極驅動電路通過多條掃描線逐行選通像素陣列中的各行像素單元；位于同一列的像素單元中的薄膜晶體管的源極或漏極通過同一條數(shù)據(jù)線與源極驅動電路相連，源極驅動電路通過多條數(shù)據(jù)線對各列像素單元施加灰階電壓，從而使顯示面板呈現(xiàn)圖像。

隨著顯示裝置的發(fā)展，人們對實現(xiàn)窄邊框化的顯示裝置的需求也越來越高。為了實現(xiàn)顯示裝置的窄邊框，通常采用集成柵極驅動技術(Gate Driver In Array,GIA)，即將柵極驅動電路與顯示面板集成于同一基板上，這種技術不僅能夠減少數(shù)以千計的走線、使顯示裝置更加對稱和緊湊，還能降低成本、提高顯示面板的分辨率和彎折度。然而，在GIA技術中，柵極驅動電路易因環(huán)境的影響而導致不穩(wěn)定，例如在低溫環(huán)境下工作時，柵極驅動電路中的晶體管(例如薄膜晶體管)的閾值電壓會發(fā)生漂移而導致電路不工作。因此，現(xiàn)有的GIA技術只能應用于對可靠性要求不高的消費產品中，而無法應用于對電路可靠性和穩(wěn)定性具有高要求的領域(例如工控車載系統(tǒng)領域)。

鑒于以上所述，有必要提供一種具備可靠性與穩(wěn)定性的、且可實現(xiàn)較窄邊框的柵極驅動電路和顯示裝置。

技術實現(xiàn)要素：

本發(fā)明要解決的主要技術問題是提供一種具備可靠性與穩(wěn)定性的可實現(xiàn)較窄邊框的柵極驅動電路和顯示裝置。

根據(jù)本發(fā)明的一方面，提供了一種柵極驅動電路，其特征在于，所述柵極驅動電路包括受控于溫控信號的多級柵極驅動單元，每級所述柵極驅動單元包括：主電路，其用于根據(jù)第一輸入信號、第二輸入信號以及時鐘信號產生第一柵極驅動信號和下拉控制信號；以及輔助電路，其用于在所述溫控信號有效時根據(jù)所述第一輸入信號、所述第二輸入信號、所述時鐘信號以及所述下拉控制信號產生第二柵極驅動信號，所述主電路的用于提供所述第一柵極驅動信號的輸出端與所述輔助電路的用于提供所述第二柵極驅動信號的輸出端相連以使所述第二柵極驅動信號疊加在所述第一柵極驅動信號上形成本級柵極驅動單元的柵極驅動信號，當所述柵極驅動電路的工作環(huán)境溫度不低于設定閾值時，所述溫控信號無效，當所述柵極驅動電路的工作環(huán)境溫度低于所述設定閾值時，所述溫控信號有效。

優(yōu)選地，所述輔助電路包括輔助輸入模塊、輔助下拉模塊以及輔助輸出模塊，所述輔助下拉模塊、所述輔助輸出模塊與所述輔助輸入模塊在第一節(jié)點處相連，所述輔助輸入模塊用于根據(jù)所述第一輸入信號、所述第二輸入信號以及所述溫控信號提供所述第一節(jié)點的電壓，所述輔助下拉模塊用于根據(jù)所述下拉控制信號控制所述第一節(jié)點的電壓，所述輔助輸出模塊用于根據(jù)所述第一節(jié)點的電壓、所述下拉控制信號以及所述時鐘信號產生所述第二柵極驅動信號。

優(yōu)選地，所述輔助輸入模塊包括第一晶體管和第二晶體管，所述第一晶體管的第一通路端接收所述溫控信號，所述第一晶體管的第二通路端、所述第二晶體管的第一通路端與所述第一節(jié)點相連，所述第二晶體管的第二通路端接收第一低供電電壓，所述第一晶體管和所述第二晶體管的控制端分別接收所述第一輸入信號和所述第二輸入信號。

優(yōu)選地，所述輔助下拉模塊包括第三晶體管，所述第三晶體管的控制端接收所述下拉控制信號，所述第三晶體管的第一通路端與所述第一節(jié)點相連，所述第三晶體管的第二通路端接收所述第二低供電電壓。

優(yōu)選地，所述輔助輸出模塊包括第四晶體管和第一電容，所述第一電容的一端、所述第四晶體管的控制端與所述第一節(jié)點相連，所述第四晶體管的第一通路端與所述第一電容的另一端相連并輸出所述第二柵極驅動信號，所述第四晶體管的第二通路端接收所述時鐘信號。

優(yōu)選地，所述主電路包括主輸入模塊、下拉控制模塊、主下拉模塊以及主輸出模塊，所述下拉控制模塊、所述主下拉模塊、所述主輸出模塊與所述主輸入模塊在第二節(jié)點處相連，所述主輸入模塊用于根據(jù)所述第一輸入信號和所述第二輸入信號提供所述第二節(jié)點的電壓，所述下拉控制模塊用于根據(jù)所述第二節(jié)點的電壓產生所述下拉控制信號，所述主下拉模塊用于根據(jù)所述下拉控制信號控制所述第二節(jié)點的電壓，所述主輸出模塊用于根據(jù)所述第二節(jié)點的電壓、所述下拉控制信號以及所述時鐘信號產生所述第一柵極驅動信號和傳遞信號。

優(yōu)選地，所述主輸入模塊包括第五晶體管和第六晶體管，所述第五晶體管的第一通路端接收第一高供電電壓，所述第五晶體管的第二通路端、所述第六晶體管的第一通路端與所述第二節(jié)點相連，所述第六晶體管的第二通路端接收第三低供電電壓，所述第五晶體管的控制端接收所述第一輸入信號，所述第六晶體管的控制端接收所述第二輸入信號；所述下拉控制模塊包括第七晶體管至第十晶體管，所述第八晶體管的第一通路端、所述第七晶體管的第一通路端以及所述第七晶體管的控制端接收第二高供電電壓，所述第八晶體管的第二通路端與所述第十晶體管的第一通路端相連并輸出所述下拉控制信號，所述第七晶體管的第二通路端、所述第九晶體管的第一通路端以及所述第八晶體管的控制端相連，所述第九晶體管的控制端、所述第十晶體管的控制端與所述第二節(jié)點相連，所述第九晶體管的第二通路端與所述第十晶體管的第二通路端接收所述第二低供電電壓；所述主下拉模塊包括第十一晶體管，所述第十一晶體管的第一通路端與所述第二節(jié)點相連，所述第十一晶體管的第二通路端接收所述第二低供電電壓，所述第十一晶體管的控制端接收所述下拉控制信號；以及所述主輸出模塊包括第十二晶體管至第十五晶體管以及第二電容，所述第十二晶體管的控制端、所述第十三晶體管的控制端以及所述第二電容的一端與所述第二節(jié)點相連，所述第十二晶體管的第一通路端、所述第二電容的另一端以及所述第十四晶體管的第一通路端相連并輸出所述第一柵極驅動信號，所述第十三晶體管的第一通路端與所述第十五晶體管的第一通路端相連并輸出本級柵極驅動單元的所述傳遞信號，所述第十四晶體管的第二通路端、所述第十五晶體管的第二通路端相連并接收所述第二低供電電壓，所述第十四晶體管的控制端和所述第十五晶體管的控制端接收所述下拉控制信號，所述第十二晶體管的第二通路端與所述第十三晶體管的第二通路端相連并接收所述時鐘信號。

優(yōu)選地，所述柵極驅動電路包括n級所述柵極驅動單元，n為非零自然數(shù)，第一級柵極驅動單元的所述前級輸入端接收的所述第一輸入信號等于前級啟動信號之一，第二級柵極驅動單元的所述前級輸入端接收的所述第一輸入信號等于所述前級啟動信號之一，第p級柵極驅動單元的所述前級輸入端接收的所述第一輸入信號等于第p-2級柵極驅動單元的所述傳遞信號或所述柵極驅動信號，p為大于等于3且小于等于n的自然數(shù)，第n級柵極驅動單元的所述后級輸入端接收的所述第二輸入信號等于后級啟動信號之一，第n-1級柵極驅動單元的所述后級輸入端接收的所述第二輸入信號等于所述后級啟動信號之一，第k級柵極驅動單元的所述后級輸入端接收的所述第二輸入信號等于第k+2級柵極驅動單元的所述傳遞信號或所述柵極驅動信號，k為大于等于1且小于等于n-2的自然數(shù)。

優(yōu)選地，在每級柵極驅動單元中，在第一階段，所述時鐘信號為低電平，所述第一輸入信號為高電平、所述第二輸入信號為低電平；在第二階段，所述時鐘信號由低電平變?yōu)楦唠娖?，所述第一輸入信號由高電平變?yōu)榈碗娖?，所述第二輸入信號為低電平；在第三階段，所述時鐘信號由高電平變?yōu)榈碗娖?，所述第一輸入信號為低電平，所述第二輸入信號由低電平變?yōu)楦唠娖健?/p>

根據(jù)本發(fā)明的另一方面，還提供了一種顯示裝置，其包括如上所述的任一柵極驅動電路。

相較于現(xiàn)有技術，本發(fā)明顯示裝置的柵極驅動電路通過加入受控于溫控信號的電路部分，在低溫狀態(tài)下實現(xiàn)了驅動能力的增強，使得顯示裝置中的每個像素單元在低溫狀態(tài)下能夠被該柵極驅動電路提供的足夠的驅動電流所驅動，從而克服了利用窄邊框技術的顯示裝置中的晶體管在低溫環(huán)境中的不穩(wěn)定性與低可靠性。因此，顯示裝置能夠在實現(xiàn)窄邊框的同時具有較高的可靠性，從而能夠應用于工控車載等對可靠性要求較高的領域。

附圖說明

通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點將更為清楚。

圖1示出本發(fā)明實施例的顯示裝置的結構示意圖。

圖2示出本發(fā)明實施例的顯示裝置中柵極驅動電路的結構示意圖。

圖3示出本發(fā)明實施例的顯示裝置中第i級柵極驅動單元的示意性框圖。

圖4示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元的結構示意圖。

圖5示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元在第一工作模式下的時序示意圖。

圖6示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元在第二工作模式下的時序示意圖。

具體實施方式

以下將參照附圖更詳細地描述本發(fā)明。在各個附圖中，相同的元件采用類似的附圖標記來表示。為了清楚起見，附圖中的各個部分沒有按比例繪制。此外，在圖中可能未示出某些公知的部分。

在下文中描述了本發(fā)明的許多特定的細節(jié)，以便更清楚地理解本發(fā)明。但正如本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節(jié)來實現(xiàn)本發(fā)明。

圖1示出本發(fā)明實施例的顯示裝置的結構示意圖。

如圖1所示，本發(fā)明實施例的顯示裝置1000包括顯示面板1100、柵極驅動電路1200、源極驅動電路1300、時序控制電路1400以及溫度傳感器(未示出)，其中柵極驅動電路1200可以與顯示面板1100集成于同一基板上以形成集成柵極驅動結構，從而實現(xiàn)顯示裝置1000的窄邊框化。

顯示面板1100包括排成m×n陣列的m×n個像素單元1110、n條分別傳輸柵極驅動信號G[1]至G[n]的掃描線以及m條分別傳輸數(shù)據(jù)信號D[1]至D[m]的數(shù)據(jù)線，m和n分別為非零自然數(shù)。每個像素單元1110中包含像素電極以及用于導通或關斷該像素電極的晶體管，所述晶體管例如為薄膜晶體管。在顯示面板1100中，位于同一行(所述“行”例如對應圖中所示的橫向方向)的像素單元中的各晶體管的柵極相連并向顯示面板的邊緣區(qū)域引出一條掃描線，n行像素單元分別通過對應的掃描線輸出柵極驅動信號G[1]至G[n]；位于同一列(所述“列”例如對應圖中所示的縱向方向)的像素單元中的各晶體管的源極相連并引出一條數(shù)據(jù)線，m列像素單元分別通過對應的數(shù)據(jù)線輸出數(shù)據(jù)信號D[1]至D[m]；各像素單元中，晶體管的漏極與像素電極相連。

與顯示面板集成與同一基板上的柵極驅動電路1200包括多個柵極驅動單元GIA[1]至GIA[n]，柵極驅動單元GIA[1]至GIA[n]分別通過n條掃描線對顯示面板1100中各行像素單元施加柵極驅動信號G[1]至G[n]，從而逐行地觸發(fā)顯示面板1100中的各行像素單元，使被觸發(fā)的像素單元行中的所有像素單元中的晶體管同時導通，以接收由源極驅動電路1300通過數(shù)據(jù)線提供的數(shù)據(jù)信號D[1]至D[m]。

時序控制電路1400用于對源極驅動電路1300和柵極驅動電路1200提供多個時鐘信號以及啟動信號(Start Vertical,STV)等控制信號(啟動信號例如包括前級啟動信號和后級啟動信號)，其中，啟動信號例如是一幀的開啟信號。

需要說明的是，圖1僅示出了顯示裝置中各部分電路之間或內部的部分連接關系。在以下對本發(fā)明實施例的描述中，如無特別說明，i為大于等于1且小于等于n的自然數(shù)。

溫度傳感器(未示出)根據(jù)所述顯示裝置的工作環(huán)境溫度產生溫控信號VS，并將該溫控信號VS輸入至柵極驅動電路1200。

圖2示出本發(fā)明實施例的顯示裝置中柵極驅動電路的結構示意圖。

如圖2所示，柵極驅動電路包括多級柵極驅動單元GIA[1]至GIA[n]。其中，各級柵極驅動單元分別輸出柵極驅動信號G[1]至G[n]以及傳遞信號Z[1]至Z[n]。對于每級柵極驅動單元GIA[i]來說，該級的傳遞信號Z[i]用于替代該級的柵極驅動信號G[i]以實現(xiàn)各級柵極驅動單元之間的信號傳遞，該級的柵極驅動信號G[i]主要用于驅動像素單元中的晶體管，從而避免了該級柵極驅動信號G[i]的衰減，保證了該行像素單元能夠被正常驅動。因此，在通常情況下，每級的傳遞信號Z[i]與該級柵極驅動單元GIA[i]輸出的柵極驅動信號G[i]相等。

每級柵極驅動單元GIA[i]例如具有前級輸入端、后級輸入端、時鐘端、控制端、第一供電端至第四供電端、驅動端以及傳遞端。

各級柵極驅動單元的前級輸入端接收第一輸入信號in1，后級輸入端接收第二輸入信號in2，時鐘端接收與本級柵極驅動單元對應的時鐘信號clk，控制端接收溫控信號VS，第一供電端至第四供電端分別接收第一高供電電壓VF、第二高供電電壓DC、第一低供電電壓VD、第二低供電電壓VGL以及第三低供電電壓VB。

當自然數(shù)i大于等于3且小于等于n時，第i級柵極驅動單元GIA[i]的前級輸入端接收第一輸入信號in1，第一輸入信號in1可以為第i-2級柵極驅動單元GIA[i-2]所輸出的傳遞信號Z[i-2](或柵極驅動信號G[i-2])，從而實現(xiàn)第i級柵極驅動單元GIA[i]的預充電。例如圖2所示，第3級柵極驅動單元GIA[3]的前級輸入端接收第1級柵極驅動單元GIA[1]所輸出的傳遞信號Z[1]，第4級柵極驅動單元GIA[4]的前級輸入端接收第2級柵極驅動單元GIA[2]所輸出的傳遞信號Z[2]，以此類推。第1級柵極驅動單元GIA[1]的前級輸入端接收的第一輸入信號in1是由時序控制電路140直接提供或者經源極驅動電路130提供的前級啟動信號STV1，第2級柵極驅動單元GIA[2]的前級輸入端接收的第一輸入信號in1是由時序控制電路1400直接提供或經源極驅動電路1300提供的前級啟動信號STV2。

當自然數(shù)i大于等于1且小于等于n-2時，第i級柵極驅動單元GIA[i]的后級輸入端接收第二輸入信號in2，第二輸入信號in2可以是由第i+2級柵極驅動單元GIA[i+2]輸出的柵極驅動信號G[i+2](或傳遞信號Z[i+2])。例如圖2所示，第1級柵極驅動單元GIA[1]的后級輸入端接收由第3級柵極驅動單元GIA[3]提供的柵極驅動信號G[3]，第2級柵極驅動單元GIA[2]的后級輸入端接收由第4級柵極驅動單元GIA[4]提供的柵極驅動信號G[4]。第n級柵極驅動單元GIA[n](未畫出)的后級輸入端接收的第二輸入信號in2是由時序控制電路1400直接提供或經源極驅動電路1300提供的后級啟動信號STV3，第n-1級柵極驅動單元GIA[n-1](未畫出)的后級輸入端接收的第二輸入信號in2是由時序控制電路1400直接提供或經源極驅動電路1300提供的后級啟動信號STV4。

各級柵極驅動單元的時鐘端分別接收由時序控制電路1400直接提供或經源極驅動電路1300提供的多個時鐘信號中的至少一個(例如圖2所示，第1級柵極驅動單元GIA[1]的時鐘端接收時鐘信號CLK1，第2級柵極驅動單元GIA[2]的時鐘端接收時鐘信號CLK2，第3級柵極驅動單元GIA[3]的時鐘端接收時鐘信號CLK3，第4級柵極驅動單元GIA[4]的時鐘端接收時鐘信號CLK4)。

圖3示出本發(fā)明實施例的顯示裝置中第i級柵極驅動單元的示意性框圖。

如圖3所示，第i級柵極驅動單元GIA[i]包括主電路1210和輔助電路1220，其中主電路包括主輸入模塊1211、下拉控制模塊1214、主下拉模塊1212以及主輸出模塊1213，輔助電路包括輔助輸入模塊1221、輔助下拉模塊1222以及輔助輸出模塊1223。下面對第i級柵極驅動單元GIA[i]中各模塊的連接關系與信號關系進行具體描述。

主輸入模塊1211的輸出端與第二節(jié)點Q2相連，主輸入模塊1211用于根據(jù)該級柵極驅動單元的前級輸入端接收到的第一輸入信號in1以及后級輸入端接收到的第二輸入信號in2提供第二節(jié)點Q2的電壓。主輸入模塊1211的高電平供電電壓等于第一高供電電壓VF，輔助輸入模塊1221的低電平供電電壓等于第三低供電電壓VB。

輔助輸入模塊1221的輸出端與第一節(jié)點Q1相連,輔助輸入模塊1221用于根據(jù)該級柵極驅動單元的前級輸入端接收到的第一輸入信號in1、后級輸入端接收到的第二輸入信號in2以及控制端接收到的溫控信號VS提供第一節(jié)點Q1的電壓。輔助輸入模塊1221的低電平供電電壓等于第一低供電電壓VD。

下拉控制模塊1214根據(jù)第二節(jié)點Q2上的電壓產生下拉控制信號ctl。下拉控制模塊1214的高電平供電電壓等于第二高供電電壓DC，下拉控制模塊1214的低電平供電電壓等于第二低供電電壓VGL。

主下拉模塊1212與第二節(jié)點Q2相連，主下拉模塊1212根據(jù)下拉控制信號ctl對第二節(jié)點Q2的電壓進行控制。主下拉模塊1212的低電平供電電壓等于第二低供電電壓VGL。

輔助下拉模塊1222與第一節(jié)點Q1相連，輔助下拉模塊1222根據(jù)下拉控制信號ctl對第一節(jié)點Q1的電壓進行控制。輔助下拉模塊1222的低電平供電電壓等于第二低供電電壓VGL。

主輸出模塊1213接收該級柵極驅動單元GIA[i]的時鐘端所接收的時鐘信號clk(例如為時鐘信號CLK1至CLK4之一)，并在下拉控制信號ctl的控制下根據(jù)第二節(jié)點Q2的電壓產生本級傳遞信號Z[i]和第一柵極驅動信號gout1。

輔助輸出模塊1223接收該級柵極驅動單元GIA[i]的時鐘端所接收的時鐘信號clk，并在下拉控制信號ctl的控制下根據(jù)第一節(jié)點Q1的電壓產生第二柵極驅動信號gout2。主輸出模塊1213用于提供第一柵極驅動信號gout1的輸出端與輔助輸出模塊1223用于提供第二柵極驅動信號gout2的輸出端相連，使得第二柵極驅動信號gout2與第一柵極驅動信號gout1疊加形成本級柵極驅動信號G[i]，實現(xiàn)驅動能力的增強。

圖4示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元的結構示意圖。需要說明的是，在本實施例中提及的晶體管均為N型薄膜晶體管，且各個晶體管的第一通路端和第二通路端可以互換(即漏極和源極可以互換)。但是本發(fā)明的實現(xiàn)不限于此。

如圖4和圖3所示，主輸入模塊1211包括晶體管T5和晶體管T6。晶體管T5的柵極(即控制端)接收第一輸入信號in1，晶體管T6的柵極接收第二輸入信號in2。晶體管T5的源極與晶體管T6的漏極相連并提供第二節(jié)點Q2的電壓。晶體管T5的漏極接收第一高供電電壓VF，晶體管T6的源極接收第三低供電電壓VB。

輔助輸入模塊1221包括晶體管T1和晶體管T2。晶體管T1的柵極接收第一輸入信號in1，晶體管T2的柵極接收第二輸入信號in2。晶體管T1的源極與晶體管T2的漏極相連并提供第一節(jié)點Q1的電壓。晶體管T1的漏極接收溫控信號VS，晶體管T2的源極接收第一低供電電壓VD。

下拉控制模塊1214包括晶體管T7至T10。晶體管T7的源極、晶體管T8的柵極和晶體管T9的漏極相連，晶體管T8的源極與晶體管T10的漏極相連并輸出下拉控制信號ctl。晶體管T9和T10的柵極與第二節(jié)點Q2相連，晶體管T9的源極與晶體管T10的源極接收第二低供電電壓VGL。晶體管T7的漏極、柵極和晶體管T8的漏極接收第二高供電電壓DC。

主下拉模塊1212包括晶體管T11。晶體管T11的源極接收第二低供電電壓VGL，漏極與第二節(jié)點Q2相連，柵極接收下拉控制信號ctl。

輔助下拉模塊1222包括晶體管T3。晶體管T3的源極接收第二低供電電壓VGL，漏極與第一節(jié)點Q1相連，柵極接收下拉控制信號ctl。

主輸出模塊1213包括晶體管T12、T13、T14、T15以及電容C2。晶體管T12和T13的柵極以及電容C1的一端與第二節(jié)點Q2相連，電容C2的另一端與晶體管T12的源極、晶體管T14的漏極相連并輸出第一柵極驅動信號gout1。晶體管T13的源極與晶體管T15的漏極相連并輸出本級傳遞信號Z[i]。晶體管T12和T13的漏極接收由時鐘端接收到的時鐘信號clk。晶體管T14和T15的源極接收第二低供電電壓VGL，晶體管T14和T15的柵極接收下拉控制信號ctl。

輔助輸出模塊1223包括晶體管T4和電容C1。晶體管T4的柵極以及電容C1的一端與第一節(jié)點Q1相連，電容C1的另一端與晶體管T4的源極相連以輸出第二柵極驅動信號gout2，晶體管T4的漏極接收由時鐘端接收到的時鐘信號clk，晶體管T4的源極與主輸出模塊1213中的晶體管T12的源極相連使得第二柵極驅動信號gout2與第一柵極驅動信號gout1疊加形成本級柵極驅動信號G[i]。

在上述柵極驅動電路1200中，各級柵極驅動單元GIA[i]具有兩種工作模式：當顯示裝置1000工作的環(huán)境溫度不低于設定閾值Ts時，各級柵極驅動單元無需增強驅動能力即可正常工作，此時，各級柵極驅動單元工作在第一工作模式；當顯示裝置工作的環(huán)境溫度低于設定閾值Ts時，各級柵極驅動單元需要提高驅動能力以保證顯示裝置的正常功能，此時，各級柵極驅動單元工作在第二工作模式。

在第一工作模式或第二工作模式下，各級柵極驅動單元的工作過程主要可以分為3個階段：預充電階段P1、充電階段P2以及下拉階段P3。當啟動信號(例如為前級啟動信號STV1)由低電平變?yōu)楦唠娖綍r，第以工作模式或第二工作模式的預充電階段P1開啟。

下面結合附圖對第一工作模式下的各級柵極驅動單元的工作過程進行說明。

圖5示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元在第一工作模式下的時序示意圖。

當柵極驅動電路1200的工作環(huán)境溫度不低于設定閾值Ts時，如圖5所示，柵極驅動電路1200中的各級柵極驅動單元處于第一工作模式。當?shù)趇級柵極驅動單元GIA[i]處于預充電階段P1時，溫控信號VS為低電平，第一輸入信號in1處于高電平而第二輸入信號in2處于低電平，與本級柵極驅動單元對應的時鐘信號clk(即圖5中的時鐘信號CLK1)處于低電平。因此，如圖4和圖5所示，此時晶體管T1和T5導通而晶體管T2和T6關斷，使得第一節(jié)點Q1的電壓為低電平，而第二節(jié)點Q2的電壓充電至第一高供電電壓VF。因此晶體管T9、T10、T12以及T13導通、晶體管T4關斷，因此本級柵極驅動信號G[i]等于第一柵極驅動信號gout1。此時在下拉控制模塊1214中，晶體管T7和T8在第二高供電電壓DC的作用下恒導通，但是由于第二低供電電壓VGL相連的晶體管T9與T10導通，因此下拉控制信號ctl為低電平，從而晶體管T11、T3、T14以及T15關斷。由于與本級柵極驅動單元對應的時鐘信號clk此時處于低電平，因此本級傳遞信號Z[i]以及第一柵極驅動信號gout1(本級柵極驅動信號G[i])均為低電平。

如圖5和圖4所示，在第一工作模式下，當?shù)趇級柵極驅動單元GIA[i]處于充電階段P2時，溫控信號VS為低電平，第一輸入信號in1由高電平變?yōu)榈碗娖蕉诙斎胄盘杋n2仍處于低電平，與本級柵極驅動單元對應的時鐘信號clk由低電平變?yōu)楦唠娖健Ｒ虼司w管T1、T5、T2以及T6關斷。此時，由于電容C1和C2的自舉效應，第二節(jié)點Q2的電壓等于第一高供電電壓VF與時鐘信號clk的電壓之和，而第一節(jié)點Q1的電壓雖然升高但仍小于時鐘信號clk此時的電壓，因此晶體管T4關斷，晶體管T9和T10導通使得下拉控制信號ctl保持低電平，從而晶體管T11、T3、T14以及T15關斷。晶體管T12和T13導通并分別輸出高電平的第一柵極驅動信號gout1(等于本級柵極驅動信號G[i])和高電平的本級傳遞信號Z[i]。

如圖5和圖4所示，在第一工作模式下，當?shù)趇級柵極驅動單元GIA[i]處于下拉階段P3時，溫控信號VS為低電平，第一輸入信號in1仍為低電平，而第二輸入信號in2由低電平變?yōu)楦唠娖?，與本級柵極驅動單元對應的時鐘信號clk由高電平變?yōu)榈碗娖?。因此晶體管T1和T5關斷，晶體管T2和T6導通。因此，晶體管T2和T6分別將第一節(jié)點Q1和第二節(jié)點Q2的電壓下拉至第一低供電電壓VD和第三地供電電壓VB，從而晶體管T12、T13、T9以及T10關斷。由于晶體管T7與T8恒導通，因此下拉控制信號ctl被上拉至第二高供電電壓DC，使得晶體管T11、T3、T14以及T15導通。晶體管T14和晶體管T15分別將第一柵極驅動信號gout1(等于本級柵極驅動信號G[i])和本級傳遞信號Z[i]下拉至第二低供電電壓VGL，從而完成該周期內本級柵極驅動單元GIA[i]對像素陣列中對應行的像素單元的驅動。

圖6示出本發(fā)明實施例的顯示裝置中的第i級柵極驅動單元在第二工作模式下的時序示意圖。

當柵極驅動電路1200的工作環(huán)境溫度低于設定閾值Ts時，如圖6所示，此時柵極驅動電路1200中的各級柵極驅動單元處于第二工作模式。當?shù)趇級柵極驅動單元GIA[i]處于預充電階段P1時，溫控信號VS為高電平，第一輸入信號in1處于高電平而第二輸入信號in2處于低電平，與本級柵極驅動單元對應的時鐘信號clk(即圖6中的時鐘信號CLK1)處于低電平。因此，如圖4和圖6所示，晶體管T1和T5導通而晶體管T2和T6關斷，使得第一節(jié)點Q1的電壓為高電平、第二節(jié)點Q2的電壓也被充電至高電平，因此晶體管T9、T10、T12、T13以及T4均導通。此時在下拉控制模塊1214中，晶體管T7和T8在第二高供電電壓DC的作用下恒導通，但是由于晶體管T9與T10也導通，因此下拉控制信號ctl為低電平，從而晶體管T11、T3、T14以及T15關斷。由于與本級柵極驅動單元對應的時鐘信號clk此時處于低電平，因此本級傳遞信號Z[i]、第一柵極驅動信號gout1以及第二柵極驅動信號gout2均為低電平，從而本級柵極驅動信號G[i]為低電平。

如圖6和圖4所示，在第二工作模式下，當?shù)趇級柵極驅動單元GIA[i]處于充電階段P2時，溫控信號VS為高電平，第一輸入信號in1由高電平變?yōu)榈碗娖蕉诙斎胄盘杋n2仍處于低電平，與本級柵極驅動單元對應的時鐘信號clk由低電平變?yōu)楦唠娖?。因此晶體管T1、T5、T2以及T6關斷，而晶體管T12、T13以及T4導通，從而晶體管T12與T4同時工作并分別輸出高電平的第一柵極驅動信號gout1和高電平的第二柵極驅動信號gout2，從而本級柵極驅動信號G[i](等于第一柵極驅動信號gout1與第二柵極驅動信號gout2的疊加)的驅動能力得到了提升，同時，晶體管T4輸出高電平的本級傳遞信號Z[i]。晶體管T7與T8在第二高供電電壓DC的作用下恒導通，下拉控制信號ctl被下拉至低電平，從而晶體管T11、T3、T14以及T15關斷。此時，由于電容C1和C2的自舉效應，第二節(jié)點Q2的電壓等于第一高供電電壓VF與時鐘信號clk的電壓之和，而第一節(jié)點Q1的電壓等于溫控信號VS與時鐘信號clk之和，因此晶體管T12、T13以及T4被打開得更加充分，從而在工作環(huán)境溫度低于設定閾值Ts的條件下通過晶體管T12和T4的共同作用增強了本級柵極驅動信號G[i]的驅動能力。

如圖6和圖4所示，在第二工作模式下，當?shù)趇級柵極驅動單元GIA[i]處于下拉階段P3時，溫控信號VS為高電平，第一輸入信號in1仍為低電平，而第二輸入信號in2由低電平變?yōu)楦唠娖剑c本級柵極驅動單元對應的時鐘信號由高電平變?yōu)榈碗娖?。因此晶體管T1和T5關斷，晶體管T2和T6導通。晶體管T2和T6分別將第一節(jié)點Q1和第二節(jié)點Q2的電壓拉低至第一低供電電壓VD和第三低供電電壓VB，從而晶體管T12、T13、T9以及T10關斷。由于晶體管T7與T8恒導通，因此下拉控制信號ctl被上拉至第二高供電電壓DC，使得晶體管T11、T3、T14以及T15導通，晶體管T14和晶體管T15分別將本級柵極信號G[i]和本級傳遞信號Z[i]下拉至第二低供電電壓VGL，從而完成該周期內本級柵極驅動單元對像素陣列中對應行的像素單元的驅動。

根據(jù)本發(fā)明實施例的柵極驅動電路和顯示裝置，本發(fā)明的顯示裝置的柵極驅動電路通過加入受控于溫控信號的電路部分，在低溫狀態(tài)下實現(xiàn)了驅動能力的增強，使得顯示裝置中的每個像素單元在低溫狀態(tài)下能夠被該柵極驅動電路提供的足夠的驅動電流所驅動，從而克服了利用窄邊框技術的顯示裝置中的晶體管在低溫環(huán)境中的不穩(wěn)定性與低可靠性。因此，顯示裝置能夠在實現(xiàn)窄邊框的同時具有較高的可靠性，從而能夠應用于工控車載等對可靠性要求較高的領域。

應當說明的是，在本文中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發(fā)明以及在本發(fā)明基礎上的修改使用。