1.一種移位寄存單元，所述移位寄存單元包括多個輸入模塊，多個所述輸入模塊包括觸發(fā)信號輸入模塊和第一時鐘信號輸入模塊，所述輸入模塊包括信號輸入端、開關(guān)元件和信號輸出端，其特征在于，至少一個所述輸入模塊包括濾波子模塊，所述濾波子模塊能夠在控制端接收到高電平信號時導(dǎo)通，且所述濾波子模塊能夠存儲電量，所述濾波子模塊通過該濾波子模塊的輸入端和輸出端串聯(lián)在所述信號輸入端與所述開關(guān)元件之間，或者所述濾波子模塊通過該濾波子模塊的輸入端和輸出端串聯(lián)在所述開關(guān)元件和所述信號輸出端之間。
2.根據(jù)權(quán)利要求1所述的移位寄存單元，其特征在于，所述觸發(fā)信號輸入模塊包括串聯(lián)在所述觸發(fā)信號輸入模塊的開關(guān)元件與所述觸發(fā)信號輸入模塊的輸出端之間的濾波子模塊，所述觸發(fā)信號輸入模塊的開關(guān)元件為薄膜晶體管，所述觸發(fā)信號輸入模塊的開關(guān)元件的第一極和柵極與所述信號輸入端相連，所述觸發(fā)信號輸入模塊的開關(guān)元件的第二極與所述濾波子模塊的輸入端相連，所述濾波子模塊的輸出端與所述觸發(fā)信號輸入模塊的輸出端相連。
3.根據(jù)權(quán)利要求2所述的移位寄存單元，其特征在于，所述觸發(fā)信號輸入模塊包括正向信號輸入模塊和反向信號輸入模塊，所述信號輸入端包括正向信號輸入端和反向信號輸入端，所述開關(guān)晶體管包括正向開關(guān)晶體管和反向開關(guān)晶體管，
所述正向信號輸入模塊包括所述正向信號輸入端、所述正向開關(guān)晶體管，所述正向開關(guān)晶體管的第一極和柵極與所述正向信號輸入端相連，所述正向開關(guān)晶體管的第二極與所述濾波子模塊的輸入端相連；
所述反向信號輸入模塊包括所述反向信號輸入端、所述反向開關(guān)晶體管，所述反向開關(guān)晶體管的第一極和柵極與所述反向信號輸入端相連，所述反向開關(guān)晶體管的第二極與所述濾波子模塊的輸入端相連。
4.根據(jù)權(quán)利要求1所述的移位寄存單元，其特征在于，所述第一時鐘信號輸入模塊包括串聯(lián)在第一時鐘信號端和所述第一時鐘信號輸入模塊的開關(guān)元件之間的濾波子模塊，所述第一時鐘信號輸入模塊的開關(guān)元件包括開關(guān)晶體管，所述第一時鐘信號輸入模塊的開關(guān)元件的柵極與所述濾波子模塊的輸出端相連，所述第一時鐘信號輸入模塊的開關(guān)元件的第一極與所述濾波子模塊的控制端相連，所述第一時鐘信號輸入模塊的開關(guān)元件的第二極與所述第一時鐘信號輸入模塊的輸出端相連。
5.根據(jù)權(quán)利要求1至4中任意一項所述的移位寄存單元，其特征在于，所述濾波子模塊包括高電平信號端和第一濾波晶體管，所述高電平信號端與所述第一濾波晶體管的柵極相連，所述第一濾波晶體管的第一極形成為所述濾波子模塊的輸入端，所述第一濾波晶體管的第二極形成為所述濾波子模塊的輸出端。
6.根據(jù)權(quán)利要求1至4中任意一項所述的移位寄存單元，其特征在于，所述移位寄存單元包括上拉模塊、下拉模塊和下拉控制模塊，
所述上拉模塊的控制端與所述觸發(fā)信號輸入模塊的輸出端相連，所述上拉模塊的輸出端與所述移位寄存單元的信號輸出端相連，所述上拉模塊能夠在該上拉模塊的控制端接收到高電平信號時，將該上拉模塊的輸入端和輸出端導(dǎo)通；
所述下拉模塊的控制端與所述下拉控制模塊的輸出端相連，所述下拉模塊的輸入端與低電平信號端相連，所述下拉模塊的輸出端與所述移位寄存單元的信號輸出端相連，所述下拉模塊能夠在該下拉模塊的控制端接收到高電平信號時，將該下拉模塊的輸入端和輸出端導(dǎo)通；
所述下拉控制模塊的第一控制端與所述第一時鐘信號輸入模塊的輸出端相連，所述下拉控制模塊的第二控制端與信號輸入端相連，所述下拉控制模塊的輸入端與低電平信號端相連，所述下拉控制模塊的輸出端與所述下拉模塊的控制端相連，當(dāng)所述下拉控制模塊的第一控制端接收到高電平信號、所述下拉控制模塊的第二控制端接收到低電平信號時，所述下拉控制模塊向所述下拉模塊的控制端輸出低電平信號；當(dāng)所述下拉控制模塊的第一控制端接收到低電平信號、所述下拉控制模塊的第二控制端接收到低電平信號時，所述下拉控制模塊向所述下拉模塊的控制端輸出低電平信號；當(dāng)所述下拉控制模塊的第一控制端接收到低電平信號、所述下拉控制模塊的第二控制端接收到高電平信號時，所述下拉控制模塊向所述下拉模塊的控制端輸出高電平信號。
7.根據(jù)權(quán)利要求6所述的移位寄存單元，其特征在于，所述移位寄存單元還包括穩(wěn)壓模塊，所述穩(wěn)壓模塊能夠在輸出階段向所述輸出端提供高電平信號。
8.根據(jù)權(quán)利要求7所述的移位寄存單元，其特征在于，所述穩(wěn)壓模塊包括第一穩(wěn)壓晶體管和第二穩(wěn)壓晶體管，所述第一穩(wěn)壓晶體管的柵極和第一極與所述移位寄存單元的信號輸出端相連，所述第一穩(wěn)壓晶體管的第二極與高電平信號端相連，所述第二穩(wěn)壓晶體管的柵極與所述第一穩(wěn)壓晶體管的柵極相連，所述第二穩(wěn)壓晶體管的第一極與所述下拉模塊的控制端相連，所述第二穩(wěn)壓晶體管的第二極與所述低電平信號端相連。
9.根據(jù)權(quán)利要求6所述的移位寄存單元，其特征在于，所述下拉控制模塊包括第一下拉控制晶體管、第二下拉控制晶體管和第三下拉控制晶體管，所述第一下拉控制晶體管的柵極與下拉信號輸入端相連，所述第一下拉控制晶體管的第一極與所述低電平信號端相連，所述第一下拉控制晶體管的第二極與所述第二下拉控制晶體管的柵極相連，所述第二下拉控制晶體管的柵極還與所述第一時鐘信號輸入模塊的輸出端相連，所述第二下拉控制晶體管的第一極與所述上拉模塊的控制端相連，所述第二下拉控制晶體管的第二極與所述低電平信號端相連，所述第三下拉控制晶體管的柵極與上拉模塊的控制端相連，所述第三下拉控制晶體管的第一極與所述下拉模塊的控制端以及所述第一時鐘信號輸入模塊的輸出端相連，所述第三下拉控制晶體管的第二極與所述低電平信號端相連。
10.根據(jù)權(quán)利要求9所述的移位寄存單元，其特征在于，所述下拉控制模塊包括第二濾波晶體管，所述第二濾波晶體管的柵極與所述上拉模塊的控制端相連，所述第二濾波晶體管的第一極和第二極均與所述低電平信號端相連。
11.根據(jù)權(quán)利要求9所述的移位寄存單元，其特征在于，所述下拉控制模塊包括第三濾波晶體管，所述第三濾波晶體管的柵極與所述下拉模塊的控制端相連，所述第三濾波晶體管的第一極和第二極均與低電平信號端相連。
12.根據(jù)權(quán)利要求9所述的移位寄存單元，其特征在于，當(dāng)所述觸發(fā)信號輸入模塊包括正向信號輸入模塊和反向信號輸入模塊時，所述第一下拉控制晶體管包括第一正向下拉晶體管和第一反向下拉晶體管，所述第一正向下拉晶體管的柵極與所述正向信號輸入端相連，所述第一正向下拉晶體管的第一極與所述低電平信號端相連，所述第一正向下拉晶體管的第二極與所述下拉模塊的控制端相連，所述第二正向下拉晶體管的柵極與所述反向信號輸入端相連，所述第二正向下拉晶體管的第一極與所述低電平信號端相連，所述第二正向下拉晶體管的第二極與所述下拉模塊的控制端相連。
13.根據(jù)權(quán)利要求1至4中任意一項所述的移位寄存單元，其特征在于，所述上拉模塊包括上拉晶體管和存儲電容，所述存儲電容的一端與所述上拉晶體管的柵極相連，所述存儲電容的另一端與所述上拉晶體管的第二極相連，所述上拉晶體管的第一極形成為所述上拉模塊的輸入端，并與第二時鐘信號端相連，所述上拉晶體管的第二極形成為所述上拉模塊的輸出端，并與所述信號輸出端相連。
14.根據(jù)權(quán)利要求1至4中任意一項所述的移位寄存單元，其特征在于，所述下拉模塊包括下拉晶體管，所述下拉晶體管的柵極形成為所述下拉模塊的控制端，所述下拉晶體管的第一極形成所述下拉模塊的輸入端，所述下拉晶體管的第二極形成為所述下拉模塊的輸出端。
15.一種移位寄存器，所述移位寄存器包括級聯(lián)的多級移位寄存單元，其特征在于，至少一級所述移位寄存單元為權(quán)利要求1至14中任意一項所述的移位寄存單元。
16.一種顯示裝置，所述顯示裝置包括移位寄存器，其特征在于，所述移位寄存器為權(quán)利要求15所述的移位寄存器。