一種對(duì)稱隔離ldmos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種LDMOS器件及其制造方法，尤其是改善對(duì)稱隔離LDMOS管擊穿的方法，及對(duì)應(yīng)的LDMOS器件。
【背景技術(shù)】
[0002]LDMOS (橫向擴(kuò)散金屬氧化物半導(dǎo)體)，與晶體管相比，在關(guān)鍵的器件特性方面，如增益、線性度、開關(guān)性能、散熱性能以及減少級(jí)數(shù)等發(fā)面優(yōu)勢很明顯；并且LDMOS由于更容易與CMOS工藝兼容而被廣泛采用，而對(duì)稱隔離LDMOS管，因?yàn)镾ource (源)和Drain (漏)是完全對(duì)稱的，所以工作時(shí)這兩端也可以互換使用，這樣實(shí)際應(yīng)用更加方便，所以對(duì)稱隔離LDMOS管更加受到用戶的青睞。
[0003]如圖1所示為現(xiàn)有技術(shù)中的一種對(duì)稱隔離LDMOS管，采用0.25 μ mB⑶工藝平臺(tái)下，隔離對(duì)稱LDM0S1’包括:埋層隔離層2’(BN)，設(shè)置在底部；P型阱區(qū)3’，設(shè)置于埋層隔離層2’之上；側(cè)面隔離區(qū)4’、5’，為N型阱區(qū)，設(shè)置于P型阱區(qū)3’夕卜側(cè)，源區(qū)(Source) 7’和漏區(qū)(Drain) 8’完全對(duì)稱設(shè)置在柵極6’兩側(cè)，并且源區(qū)7’和漏區(qū)8，分別包括N型摻雜區(qū)(NG) 74，a 和 84，a，N 型漂移區(qū)(N-drift) 72’ a 和 82，a，場氧化層(FOX) 73’ a 和 83，a,重?fù)诫sN型區(qū)71’ a和81’ a。但是現(xiàn)有的制造方法存在一個(gè)問題:因?yàn)樵诠ぷ鲿r(shí)漏區(qū)8’和埋層隔離層2’，一起被施加高電壓，而源區(qū)7’接地。這樣埋層隔離層2’和源區(qū)7’之間形成就形成了一個(gè)很高的壓差，當(dāng)源區(qū)7’的N型摻雜區(qū)74’ a和埋層隔離層2’之間距離很小時(shí)，它們之間的P型阱區(qū)3’很容易被耗盡，這樣源區(qū)7’的N型摻雜區(qū)74’ a和埋層隔離層2’容易被擊穿，這樣對(duì)稱隔離LDMOS管就耐不了高壓；并且現(xiàn)有技術(shù)中源區(qū)V的N型摻雜區(qū)74’a和埋層隔離層2’之間僅可以承受1V的壓差，超過1V就會(huì)穿通，而這種對(duì)稱隔離LDMOS管的擊穿電壓(BV, breakdown voltage)要求通常在30V以上。
[0004]為了解決LDMOS管的擊穿電壓(BV, breakdownvoItage)不夠高的技術(shù)問題,對(duì)于本領(lǐng)域技術(shù)人員很容易想到的技術(shù)方案是:通過增加EPI的厚度(即增加NG和BN的距離)，這樣雖然可以改善以上問題，但是對(duì)其他器件影響較大，而且制造成本也很高。

【發(fā)明內(nèi)容】

[0005]為了解決上述技術(shù)問題，本發(fā)明提供一種對(duì)稱隔離LDMOS管及其制造方法，能夠保證對(duì)稱隔離LDMOS管的擊穿電壓滿足需求的情況下，制造工藝簡單，而且成本低。本發(fā)明采用的技術(shù)方案為:
[0006]提供一種對(duì)稱隔離LDMOS器件，包括:
[0007]埋層隔離層，設(shè)置在底部；
[0008]P型阱區(qū)，設(shè)置于埋層隔離層之上；
[0009]側(cè)面隔離區(qū)，設(shè)置于所述P型阱區(qū)外側(cè)；
[0010]柵極，設(shè)置于所述P型阱區(qū)之上；
[0011]源區(qū)，設(shè)置在所述柵極的一側(cè)，包括設(shè)于所述P型阱區(qū)內(nèi)的第一 N型摻雜區(qū)，鄰接所述第一 N型摻雜區(qū)的第一 N型漂移區(qū)，設(shè)于所述第一 N型漂移區(qū)上的場氧化層以及設(shè)于所述第一 N型摻雜區(qū)之上的第一重?fù)诫sN型區(qū)；
[0012]漏區(qū)，與所述源區(qū)相對(duì)于所述柵極對(duì)稱地設(shè)置在另一側(cè)，所述漏區(qū)包括設(shè)于所述P型阱區(qū)內(nèi)的第二 N型摻雜區(qū)，鄰接所述第二 N型摻雜區(qū)的第二 N型漂移區(qū)，設(shè)于所述第二 N型漂移區(qū)上的場氧化層以及設(shè)于所述第二 N型摻雜區(qū)之上的第二重?fù)诫sN型區(qū)；
[0013]其特征在于:
[0014]在所述P型阱區(qū)內(nèi)，在第一 N型摻雜區(qū)與所述埋層隔離層之間，通過P型注入形成有P型注入?yún)^(qū)，所述P型注入的雜質(zhì)注入面密度為113?114CnT2量級(jí)。
[0015]作為一種優(yōu)選方案，上述P型注入的雜質(zhì)注入能量為10Kev到500Kev。
[0016]作為一種優(yōu)選方案，上述P型注入?yún)^(qū)位于所述第一 N型摻雜區(qū)的正下方。
[0017]作為一種優(yōu)選方案，上述P型注入?yún)^(qū)與埋層隔離層的距離較其與所述第一 N型摻雜區(qū)的距離更短。
[0018]作為一種優(yōu)選方案，上述P型注入的雜質(zhì)為硼離子。
[0019]另一方面，本發(fā)明提供一種對(duì)稱隔離LDMOS器件的制造方法，包括:
[0020]首先提供一種器件，包括埋層隔離層，設(shè)置在底部；P型阱區(qū)，設(shè)置于埋層隔離層之上；側(cè)面隔離區(qū)，設(shè)置于所述P型阱區(qū)外側(cè)；柵極，設(shè)置于所述P型阱區(qū)之上；源區(qū)，設(shè)置在所述柵極的一側(cè)，包括設(shè)于所述P型阱區(qū)內(nèi)的第一 N型摻雜區(qū)，鄰接所述第一 N型摻雜區(qū)的第一 N型漂移區(qū)，設(shè)于所述第一 N型漂移區(qū)上的場氧化層以及設(shè)于所述第一 N型摻雜區(qū)之上的第一重?fù)诫sN型區(qū)；漏區(qū)，與所述源區(qū)相對(duì)于所述柵極對(duì)稱地設(shè)置在另一側(cè)，所述漏區(qū)包括設(shè)于所述P型阱區(qū)內(nèi)的第二 N型摻雜區(qū)，鄰接所述第二 N型摻雜區(qū)的第二 N型漂移區(qū)，設(shè)于所述第二 N型漂移區(qū)上的場氧化層以及設(shè)于所述第二 N型摻雜區(qū)之上的第二重?fù)诫sN型區(qū)；
[0021]然后在第一 N型摻雜區(qū)與所述埋層隔離層之間，通過增加一次P型注入形成P型注入?yún)^(qū)。
[0022]作為一種優(yōu)選方案，上述增加的P型注入的雜質(zhì)注入面密度為113?114CnT2量級(jí)。
[0023]作為一種優(yōu)選方案，上述P型注入的雜質(zhì)注入能量為10Kev到500Kev。
[0024]作為一種優(yōu)選方案，通過N型注入形成第一 N型摻雜區(qū)，并從與所述N型注入相同的注入?yún)^(qū)域進(jìn)行所述增加的P型注入，以使所述P型注入?yún)^(qū)位于所述第一 N型摻雜區(qū)的正下方。
[0025]作為一種優(yōu)選方案，上述增加的P型注入的雜質(zhì)為硼離子。
【附圖說明】
[0026]圖1所示為現(xiàn)有技術(shù)中對(duì)稱隔離LDMOS器件的截面示意圖；
[0027]圖2所示為本發(fā)明一實(shí)施例的對(duì)稱隔離LDMOS器件的截面示意圖。
【具體實(shí)施方式】
[0028]下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明，需要說明的是，這些具體的說明只是讓本領(lǐng)域普通技術(shù)人員更加容易、清晰理解本發(fā)明，而非對(duì)本發(fā)明的限定性解釋。
[0029]如圖2所示，作為本發(fā)明一優(yōu)選實(shí)施例，首先提供一種對(duì)稱隔離LDMOS器件1，包括:埋層隔離層(Bury N Well) 2，設(shè)置在底部；P型阱區(qū)(Pwell) 3，設(shè)置于埋層隔離層2之上；側(cè)面隔離區(qū)4、5，側(cè)面隔離區(qū)4、5為N型阱區(qū)(N well )，設(shè)置于所述P型阱區(qū)外側(cè)；柵極(GT) 6，設(shè)置于所述P型阱區(qū)之上，通常柵極包括柵電極和位于柵電極下方的柵介質(zhì)層，本發(fā)明對(duì)于柵極的具體材質(zhì)結(jié)構(gòu)沒有限制；源區(qū)(Source) 7，設(shè)置在所述柵極6的一側(cè)，包括設(shè)于所述P型阱區(qū)3內(nèi)的第一 N型摻雜區(qū)(NG)74a，鄰接所述第一 N型摻雜區(qū)74a的第一 N型漂移區(qū)(N — Drift)72a、72b，設(shè)于所述第一 N型漂移區(qū)72a、72b上的場氧化層(F0X)73a、73b,以及設(shè)于所述第一 N型摻雜區(qū)74a之上的第一重?fù)诫sN型區(qū)71a，所述第一重?fù)诫sN型區(qū)71a作為引出端，引出源電極；漏區(qū)8，與所述源區(qū)7相對(duì)于所述柵極6對(duì)稱地設(shè)置在另一偵牝所述漏區(qū)8包括設(shè)于所述P型阱區(qū)內(nèi)的第二 N型摻雜區(qū)(NG)84a，鄰接所述第二 N型摻雜區(qū)84a的第二 N型漂移區(qū)(N — Drift) 82a、82b，設(shè)于所述第二 N型漂移區(qū)82a、82b上的場氧化層(F0X)83a、83b以及設(shè)于所述第二 N型摻雜區(qū)84a之上的第二重?fù)诫sN型區(qū)81a，所述第二重?fù)诫sN型區(qū)81a作為引出端，引出漏電極。其中，本發(fā)明對(duì)第一、第二 N型漂移區(qū)的數(shù)量沒有限制，同樣地，對(duì)相應(yīng)覆蓋在第一、第二 N型漂移區(qū)上方的場氧化層的數(shù)量也沒有限制；
[0030]在該實(shí)施例中，源區(qū)及漏區(qū)的外側(cè)還分別設(shè)有重?fù)诫sP型區(qū)73c、83c，所述重?fù)诫sP型區(qū)73c、83c直接與下方的P型阱區(qū)(Pwell)3連接用于作為引出端引出襯底電極；最外側(cè)的側(cè)面隔離區(qū)4、5中還可設(shè)有第三重?fù)诫sN型區(qū)71b、81b，作為引出端，用于引出隔離電極。此處，引出襯底電極和引出隔離電極也可以是其他的結(jié)構(gòu)形式，本發(fā)明對(duì)此沒有限制。[0031 ] 為了滿足對(duì)稱隔離LDMOS管的擊穿電壓需求，在所述P型阱區(qū)3內(nèi)，在第一 N型摻雜區(qū)74a與所述埋層隔離層2之間，通過P型注入形成有P型注入?yún)^(qū)9，所述P型注入的雜質(zhì)注入面密度為113?114CnT2量級(jí)。這樣即使源區(qū)7的第一 N型摻雜區(qū)74a和埋層隔離層2承受較高電壓時(shí)，P型阱區(qū)3也不會(huì)被完全耗盡。本實(shí)施例中，考慮到器件的對(duì)稱性，優(yōu)選地，在漏區(qū)8和埋層隔離層2之間同樣設(shè)置了一個(gè)通過P型注入形成的P型注入?yún)^(qū)10。
[0032]優(yōu)選地，P型注入的雜質(zhì)注入能量為10Kev到500Kev。
[0033]優(yōu)選地，P型注入?yún)^(qū)9與埋層隔離層2的距離較其與所述第一 N型摻雜區(qū)74a的距離更短。
[0034]優(yōu)選地，P型注入?yún)^(qū)9位于所述第一 N型摻雜區(qū)74a的正下方。
[0035]優(yōu)選地，P型注入的的P型雜質(zhì)為硼離子。
[0036]上述優(yōu)選地方案中，P型注入的雜質(zhì)注入能量較大，P型注入?yún)^(qū)9與第一 N型摻雜區(qū)74a的距離更近，可進(jìn)一步改善源區(qū)7的第一