射頻ldmos器件及工藝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別是指一種射頻LDMOS器件，本發(fā)明還涉及所述射頻LDMOS器件的工藝方法。
【背景技術(shù)】
[0002]在3G通訊領(lǐng)域越來越多的要求更大功率的射頻器件的開發(fā)。射頻LDMOS (LDM0S:Laterally Diffused Metal Oxide Semiconductor)，由于其具有線性度好、增益高、耐壓高、輸出功率大、熱穩(wěn)定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優(yōu)點，并且其價格遠(yuǎn)低于砷化鎵器件，是一種非常具有競爭力的功率器件，被廣泛用于以及無線廣播與核磁共振、GSM、PCS、W-CDMA基站的功率放大器、手提式無線基站功率放大中，其應(yīng)用頻率為900MHz?3.8GHzο如今，射頻LDMOS比雙極型晶體管以及GaAs器件更受歡迎。
[0003]目前常規(guī)的射頻LDMOS的結(jié)構(gòu)如圖1所示，圖中包含P型襯底101，P型外延102，體區(qū)11，輕摻雜漂移區(qū)12，多晶硅柵極15，多晶硅柵極15之上還具有法拉第盾17。這種結(jié)構(gòu)在漏端21有輕摻雜的漂移區(qū)12 (LDD)，從而使其具有較大的擊穿電壓(BV)，同時由于其漂移區(qū)濃度較淡，使其具有較大的導(dǎo)通電阻(Rdson)。法拉第盾17的作用是降低反饋的柵漏電容(Cgd)，同時由于其在應(yīng)用中處于零電位，可以起到場版的作用，降低表面電場，從而增大器件的擊穿電壓，并且能夠起到抑制熱載流子注入的作用。
[0004]對于應(yīng)用于通訊基站的2.1GHz射頻LDMOS器件來說，在直流特性方面，要求一定的擊穿電壓BV、較小的導(dǎo)通電阻Rdson和較高的飽和電流Idsat。較高的擊穿電壓BV有助于保證器件在實際工作時的穩(wěn)定性，如工作電壓為28V的射頻LDMOS器件，其擊穿電壓需要達(dá)到60V以上。而導(dǎo)通電阻Rdson則會直接影響到器件射頻特性，如增益與效率等特性。較高的飽和電流Idsat有助于獲得更高的單位面積功率，是衡量器件性能非常重要的一個參數(shù)。為獲得良好的射頻性能，要求其輸入電容Cgs和輸出電容Cds也要盡可能小，減少寄生電容對器件增益與效率的影響。同時，對輸出電容Cds的線性度(Vd = OV時的電容與Vd=28V時電容之比值，越小越好)要求較高，有助于獲得更高的輸出功率，這一點對2.1GHz的射頻LDMOS器件來說尤為重要。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種射頻LDMOS器件，具有較高的輸出電容Cds線性度，及導(dǎo)通飽和電流。
[0006]本發(fā)明所要解決的另一技術(shù)問題是提供所述射頻LDMOS器件的工藝方法。
[0007]為解決上述問題，本發(fā)明所述的射頻LDMOS器件，在P型襯底上具有P型外延，所述P型外延中具有P型體區(qū)，一重?fù)诫sP型區(qū)和射頻LDMOS器件的源區(qū)位于所述P型體區(qū)中；所述P型外延中還具有輕摻雜漂移區(qū)，輕摻雜漂移區(qū)中具有所述LDMOS器件的漏區(qū)；所述P型體區(qū)與輕摻雜漂移區(qū)之間的硅表面具有柵氧化層及覆蓋在柵氧化層之上的多晶硅柵極；多晶硅柵極及靠近多晶硅柵極的輕摻雜漂移區(qū)之上覆蓋氧化層，氧化層上具有法拉第盾；在？型體區(qū)遠(yuǎn)離輕摻雜漂移區(qū)的一側(cè)具有穿通外延層且其底部位于P型襯底的鎢塞，鎢塞上端連接所述重?fù)诫sP型區(qū)；
[0008]所述靠漏區(qū)的輕摻雜漂移區(qū)中還具有第二漂移區(qū)，第二漂移區(qū)中還包含有一 P型注入?yún)^(qū)，所述的漏區(qū)位于該P型注入?yún)^(qū)中。
[0009]進(jìn)一步地，所述第二漂移區(qū)距離柵氧化層I?2.4 μ m，第二漂移區(qū)的深度大于輕摻雜漂移區(qū)。
[0010]進(jìn)一步地，所述P型注入?yún)^(qū)距離柵氧化層2.6?3 μ m，其深度大于漏區(qū)，小于第二漂移區(qū)。
[0011]為解決上述問題，本發(fā)明所述的射頻LDMOS器件的工藝方法，包含如下工藝步驟:
[0012]第I步，在P型硅襯底上生長P型外延層；
[0013]第2步，利用光刻膠定義出輕摻雜漂移區(qū)，進(jìn)行輕摻雜漂移區(qū)的離子注入；
[0014]第3步，通過光刻定義，在靠近漏端的位置進(jìn)行第二漂移區(qū)的注入；
[0015]第4步，通過光刻定義，在靠近漏端的位置進(jìn)行P型注入?yún)^(qū)的注入；
[0016]第5步，利用光刻膠定義出P型體區(qū)，進(jìn)行離子注入并高溫推進(jìn)；
[0017]第6步，淀積柵氧及多晶硅并刻蝕，形成多晶硅柵極；
[0018]第7步，光刻膠定義出源區(qū)及漏區(qū)，進(jìn)行源區(qū)及漏區(qū)的離子注入；再定義出重?fù)诫sP型區(qū)，在P型體區(qū)中進(jìn)行離子注入形成重?fù)诫sP型區(qū)；
[0019]第8步，淀積氧化硅層及金屬層，并刻蝕形成法拉第盾；
[0020]第9步，制作鎢塞。
[0021]進(jìn)一步地，所述第2步中，N型輕摻雜漂移區(qū)的注入雜質(zhì)為磷或砷，注入能量50?300KeV，注入劑量為 5χ10η?5x10 12CnT2。
[0022]進(jìn)一步地，所述第3步中，第二漂移區(qū)距離柵氧化層I?2.4 μm，注入雜質(zhì)為磷或砷，注入能量為100?2000KeV，注入劑量為IxlO12?1x10 13cnT2。
[0023]進(jìn)一步地，所述第4步中，P型注入?yún)^(qū)距離柵氧2.6?3 μπι，注入雜質(zhì)為硼或氟化硼，注入能量為30?lOOKeV，注入劑量為5xl012?5x10 14CnT2。
[0024]本發(fā)明所述的射頻LDMOS器件及工藝方法，通過在N型漂移區(qū)增加一次N型注入，在保證器件的擊穿電壓的情況下，來降低2.1GHz器件的輸出電容Cds，改善其輸出電容Cds的線性度。同時，在漏端采用P型注入，通過對漂移區(qū)的空穴注入來增加導(dǎo)通時的飽和電流。
【附圖說明】
[0025]圖1是傳統(tǒng)射頻LDMOS器件的結(jié)構(gòu)示意圖。
[0026]圖2?10是本發(fā)明工藝步驟示意圖。
[0027]圖11?12是本發(fā)明與傳統(tǒng)LDMOS的仿真對比圖。
[0028]圖13是本發(fā)明工藝步驟流程圖。
[0029]附圖標(biāo)記說明
[0030]101是P型襯底，102是P型外延層，11是P型體區(qū)，12是均勻輕摻雜漂移區(qū)，13是鎢塞，14是柵氧，15是多晶硅柵極，16是氧化層，17是法拉第盾，21是漏區(qū)，22是重?fù)诫sP型區(qū)，23是源區(qū)，24是第二漂移區(qū)，25是P型注入?yún)^(qū)，a、b是距離。
【具體實施方式】
[0031]本發(fā)明所述的射頻LDMOS器件，如圖10所示，在P型襯底101上具有P型外延102，所述P型外延102中具有P型體區(qū)11，一重?fù)诫sP型區(qū)22和射頻LDMOS器件的源區(qū)23位于所述P型體區(qū)11中；所述P型外延102中還具有輕摻雜漂移區(qū)12，輕摻雜漂移區(qū)12中具有所述LDMOS器件的漏區(qū)21 ;所述P型體區(qū)11與輕摻雜漂移區(qū)12之間的硅表面具有柵氧化層14及覆蓋在柵氧化層14之上的多晶硅柵極15 ;多晶硅柵極15及靠近多晶硅柵極的輕摻雜漂移區(qū)12之上覆蓋氧化層16，氧化層16上具有法拉第盾17 ;在？型體區(qū)11遠(yuǎn)離輕摻雜漂移區(qū)12的一側(cè)具有穿通外延層102且其底部位于P型襯底101的鎢塞13，鎢塞13上端連接所述重?fù)诫sP型區(qū)22。
[0032]所述靠漏區(qū)21的輕摻雜漂移區(qū)12中還具有第二漂