平面型場效應(yīng)晶體管及制造方法、電荷保持的制作方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及場效應(yīng)晶體管，尤其涉及平面型功率場效應(yīng)晶體管，如VDMOS (垂直雙擴(kuò)散場效應(yīng)管)晶體管。
[0002]背景
[0003]功率場效應(yīng)晶體管(金屬氧化物半導(dǎo)體場效應(yīng)晶體管)廣泛用于促進(jìn)電源管理及直流/直流轉(zhuǎn)換電子裝置(例如臺式機(jī)和/或筆記本電腦)、便攜式設(shè)備(如智能手機(jī)和電動工具)、和汽車電子。當(dāng)用于電源管理時，功率場效應(yīng)晶體管通常作為開關(guān)裝置，由電流從其通過。因此，理想的情況是，功率場效應(yīng)晶體管的導(dǎo)通電阻盡可能低，將功率損耗以及產(chǎn)生的熱量降至最低。
[0004]典型功率場效應(yīng)晶體管由多個場效應(yīng)晶體管單元并聯(lián)連接形成。例如，在常規(guī)平面型VDMOS (垂直雙擴(kuò)散場效應(yīng)管)晶體管中，一個基礎(chǔ)單元包括兩個垂直晶體管，它們共用同一漂移區(qū)，由穿過公共漂移區(qū)的公共柵極部分控制。在一般情況下，公共漂移區(qū)較大便意味著JFET電阻較小。如果漂移區(qū)不夠?qū)?，則晶體管的導(dǎo)通狀態(tài)電阻會很高。另一方面，在常規(guī)VDMOS的整體柵極電容取決于漂移區(qū)的寬度。
[0005]一個場效應(yīng)晶體管的溝道通常由多晶硅柵下方的摻雜劑在高溫下以較長的熱循環(huán)經(jīng)側(cè)面擴(kuò)散而形成。高溫和長時間的熱循環(huán)會在柵極下方產(chǎn)生較深的體結(jié)以及橫向不均勻雜質(zhì)分布。因此，襯底會發(fā)生嚴(yán)重的摻雜劑向外擴(kuò)散。
[0006]此外，這種體結(jié)較深及襯底上嚴(yán)重?fù)诫s劑向外擴(kuò)散的情況，需要有一層較厚的外延(“epi”)層承受相同的阻斷電壓，而橫向不均勻雜質(zhì)分布需要有一個較長的溝道長度，以承受相同的穿通擊穿電壓。另一方面，溝道較長且外延層較厚的場效應(yīng)晶體管在大電流用途中時會導(dǎo)致較高的導(dǎo)通電阻和較大的功率損耗。
[0007]如果能改進(jìn)場效應(yīng)晶體管設(shè)計，將十分有益。
[0008]概述
[0009]通過本發(fā)明解決的該技術(shù)問題是提供一種改進(jìn)的情況，以克服在現(xiàn)有技術(shù)的缺點。
[0010]本發(fā)明克服技術(shù)問題的技術(shù)方案如下:
[0011]一種平面型MOSFET，包括多個MOSFET單元；其特征在于，各MOSFET單元包括一個第一導(dǎo)電類型的外延層，一個外延層內(nèi)第二導(dǎo)電類型的體區(qū)，所述第二導(dǎo)電類型的極性與第一導(dǎo)電類型相反，一個位于體區(qū)表面并被體區(qū)側(cè)面包圍的第一導(dǎo)電類型的源極區(qū)，一個位于體區(qū)內(nèi)并從源極區(qū)側(cè)面延伸的溝道區(qū)，一個凌駕于溝道區(qū)上方在一絕緣層上側(cè)面延伸的柵極部分；其特征在于，在為相鄰體區(qū)所限定的漂移區(qū)上方的絕緣層上形成一個與之相接觸的電荷感應(yīng)端子，而在對所述電荷感應(yīng)端子施加一個電荷感應(yīng)電壓后，電荷感應(yīng)端子將感應(yīng)電荷并在漂移區(qū)上貯存。
[0012]優(yōu)選的是，所述電荷感應(yīng)端子在柵極部分之間于相鄰溝道上側(cè)面延伸，穿過漂移區(qū)的兩個側(cè)面。
[0013]優(yōu)選的是，跨越所述漂移區(qū)的相鄰MOSFET單元的柵極部分用電氣絕緣材料彼此隔離。
[0014]優(yōu)選的是，所述電荷感應(yīng)端子用于當(dāng)對電荷感應(yīng)端子施加電荷感應(yīng)電壓時于所述漂移區(qū)中感應(yīng)電荷，在所述漂移區(qū)感應(yīng)與所施加電壓之極性相反的電荷；而撤去所述電荷感應(yīng)電壓后，所述感應(yīng)電荷貯存在所述漂移區(qū)。
[0015]優(yōu)選的是，所述電荷感應(yīng)端子的布置方式使得若對電荷感應(yīng)端子施加正電荷感應(yīng)電壓在漂移區(qū)感應(yīng)負(fù)電荷，在MOSFET運行時，漂移區(qū)的電阻率降低。
[0016]優(yōu)選的是，所述電荷感應(yīng)端子包括一個電荷保持裝置，用于在撤去所述電荷感應(yīng)電壓后繼續(xù)在所述漂移區(qū)感應(yīng)電荷，而所述電荷保持裝置與所述漂移區(qū)電氣絕緣，并與直接施加所述電荷感應(yīng)電壓的所述電荷感應(yīng)端子的電荷感應(yīng)引出端部分絕緣。
[0017]優(yōu)選的是，所述電荷保持裝置包括一個介于所述電荷感應(yīng)引出端部分和所述漂移區(qū)之間的絕緣的電壓浮置導(dǎo)電層。
[0018]優(yōu)選的是，所述電荷保持裝置是一個嵌入絕緣氧化物層內(nèi)部的電壓浮置多晶硅層O
[0019]優(yōu)選的是，所述電荷保持裝置是一個嵌入絕緣氧化層內(nèi)的多晶硅層。
[0020]優(yōu)選的是，所述電荷保持裝置是一個嵌入氧化物絕緣層內(nèi)的導(dǎo)電塊或?qū)щ妼印?br>[0021]優(yōu)選的是，所述電荷保持裝置的多晶硅層厚度介于200A和2，000A之間。
[0022]優(yōu)選的是，所述電荷保持裝置與所述漂移區(qū)域上的氧化物層接觸。
[0023]優(yōu)選的是，所述電荷保持裝置與所述電荷感應(yīng)引出端部分沿軸向?qū)R，而軸線方向與所述漂移區(qū)的表面正交。
[0024]優(yōu)選的是，所述電荷感應(yīng)端子的所述電荷感應(yīng)引出端部分包括一個嵌入氧化物絕緣層內(nèi)的多晶硅層，而所述電荷感應(yīng)引出端部分的多晶硅層與所述漂移區(qū)的表面平行。
[0025]優(yōu)選的是，所述電荷感應(yīng)端子的多晶硅層厚度介于3，000A和10，000A之間。
[0026]優(yōu)選的是，相鄰MOSFET單元的柵極部分及所述電荷感應(yīng)端子的布置使得所述相鄰MOSFET單元的各柵極部分凌于其相應(yīng)的溝道區(qū)域之上，而所述電荷感應(yīng)端子位于所述漂移區(qū)的上方。
[0027]優(yōu)選的是，所述電荷感應(yīng)端子以電氣方式與所述源極引出端部分連接。
[0028]優(yōu)選的是，所述電荷感應(yīng)端子夾在所述漂移區(qū)兩側(cè)的相鄰MOSFET單元的兩個柵極部分之間，并填充相鄰MOSFET單元的柵極部分之間的空間。
[0029]優(yōu)選的是，相鄰MOSFET單元的柵極部分和所述電荷感應(yīng)端子都形成在一個共同的絕緣氧化物疊層上。
[0030]優(yōu)選的是，所述體區(qū)限定了一個深度0.5-5.0 μπι的淺結(jié)。
[0031]優(yōu)選的是，所述體區(qū)限定一個長度為0.5 μπι至5.0 μπι較短溝道，而MOSFET是穿通擊穿電壓介于20V-1000V之間的功率型M0SFET。
[0032]一種形成平面型MOSFET的方法，所述平面型MOSFET包括多個MOSFET單元；其特征在于，各MOSFET單元包括一個第一導(dǎo)電類型的外延層，一個外延層內(nèi)第二導(dǎo)電類型的體區(qū)，所述第二導(dǎo)電類型的極性與第一導(dǎo)電類型相反，一個位于體區(qū)內(nèi)的源極區(qū)，一個與源極區(qū)發(fā)生電氣接觸的源極引出端部分，一個柵極部分，其特征在于，所述漂移區(qū)被限定在相鄰MOSFET單元體區(qū)之間的外延層中，而穿過所述漂移區(qū)的相鄰MOSFET單元柵區(qū)部分彼此電氣絕緣；其特征在于，所述方法包括在漂移區(qū)上形成一個電荷感應(yīng)端子，在對所述電荷感應(yīng)端子施加一個電荷感應(yīng)電壓后漂移區(qū)感應(yīng)并貯存電荷。
附圖簡介
[0033]本發(fā)明將參照附圖和【具體實施方式】予以詳述。在附圖中:
[0034]圖1是一張示意圖，描繪了示出N+襯底上的N型外延層的剖面圖。
[0035]圖2是一張示意圖，描繪了示出圖1中的N型外延層的剖面圖，另有一氧化物層，氧化物層上的第一多晶硅層，第一多晶硅層上的第二氧化物層，第二氧化物層上的第二多晶硅層，及及第二多晶硅層上上的氮化物層，
[0036]圖3是一張示意圖，描繪了示出從圖2復(fù)合物分離出的多晶硅疊層之形成的剖視圖。
[0037]圖4是一張示意圖，描繪了示出圖3復(fù)合物分離出的多晶硅疊層周圍氧化間隙壁之形成的剖視圖。
[0038]圖5是一張示意圖，描繪了示出圖4復(fù)合物外延層中體區(qū)之形成的剖視圖。
[0039]圖6是一張示意圖，描繪了示出圖5復(fù)合物形成后氧化間隙壁蝕刻的剖視圖。
[0040]圖7是一張示意圖，描繪了示出圖6復(fù)合物頂面一層新的氧化物連續(xù)層之形成的剖視圖。
[0041]圖8是一張示意圖，描繪了示出圍繞圖7復(fù)合物頂面突出部分的多晶硅間隙壁物之形成的剖視圖。
[0042]圖9是一張示意圖，描繪了示出圖8復(fù)合物上相應(yīng)體區(qū)中源區(qū)之形成的剖視圖。
[0043]圖10是一張示意圖，描繪了示出圖9復(fù)合物上層間電介質(zhì)(ILD)之沉積的剖面圖。
[0