FinFET器件和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及FinFET器件和方法。
【背景技術(shù)】
[0002]半導(dǎo)體制造商面臨著不斷的挑戰(zhàn)以符合摩爾定律。他們不斷努力以不斷降低部件尺寸，諸如有源和無源器件、互連線的寬度及厚度，并降低了功耗，以及提高器件密度、線密度和操作頻率。
[0003]隨著半導(dǎo)體器件越來越小，它們顯示出降低的性能。例如，平面金屬氧化物半導(dǎo)體場效應(yīng)(MOSFET)晶體管柵極沒有充分控制溝道的能力。此外，僅舉幾例，尺寸的減小導(dǎo)致了溝道中較低的電流、漏電流和短溝道效應(yīng)。
[0004]半導(dǎo)體工業(yè)提出了拋棄平面結(jié)構(gòu)并引入三維(3D)部件的解決方案。例如，溝道具有在所謂的FinFET晶體管中通常稱為“鰭”的3D條的形狀或相似的3D結(jié)構(gòu)。3D溝道能夠從多于一側(cè)進行控制，這樣可以促使在器件功能上的改進。此外，F(xiàn)inFET晶體管具有更高的漏電流，具有更高的開關(guān)速度、更低的開關(guān)電壓、更低的泄漏電流和消耗更少的功率。
[0005]除上文提到的挑戰(zhàn)之外，半導(dǎo)體制造商還要處理更多與特定的器件功能相關(guān)的具體的挑戰(zhàn)。例如，可用于開關(guān)或其他高功率應(yīng)用的高壓MOSFET需要設(shè)計為具有較高的擊穿電壓。電壓擊穿通常由齊納效應(yīng)或雪崩效應(yīng)引起且高度依賴于特定器件的實施。

【發(fā)明內(nèi)容】

[0006]為解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件，包括:襯底，具有多個從襯底中延伸出來的鰭；第一阱，具有第一導(dǎo)電類型，位于襯底中；第二阱，具有第一導(dǎo)電類型，位于襯底中，第一阱的摻雜劑濃度高于第二阱的摻雜劑濃度；柵極堆疊，覆蓋第一阱和第二阱之間的結(jié)；源極區(qū)域，具有第二導(dǎo)電類型，位于第一阱中；以及漏極區(qū)域，具有第二導(dǎo)電類型，位于第二阱中。
[0007]該半導(dǎo)體器件進一步包括位于第一阱中的第一偽柵極和位于第二阱中的第二偽柵極。
[0008]其中，擊穿電壓為介于約8V和約15V之間。
[0009]其中，溝道長度為介于約0.01 μ m和約I μ m之間。
[0010]其中，源極區(qū)域和漏極區(qū)域包括應(yīng)力誘導(dǎo)材料。
[0011]其中，溝道具有第一部分和第二部分，第一部分具有位于源極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第一寬度，第二部分具有位于漏極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第二寬度，第一寬度大于第二寬度。
[0012]其中，溝道具有第一部分和第二部分，第一部分具有位于源極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第一寬度，第二部分具有位于漏極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第二寬度，第一寬度小于第二寬度。
[0013]其中，溝道具有第一部分和第二部分，第一部分具有位于源極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第一寬度，第二部分具有位于漏極區(qū)域中的應(yīng)力誘導(dǎo)材料的邊緣和第一阱及第二阱之間的結(jié)之間的第二寬度，第一寬度等于第二寬度。
[0014]此外，還提供了一種半導(dǎo)體器件，包括:襯底，具有多個溝槽和插入到鄰近的溝槽之間的鰭，以第一導(dǎo)電類型輕摻雜襯底；第一區(qū)域，位于襯底中，以第一導(dǎo)電類型摻雜第一區(qū)域，第一區(qū)域的摻雜劑濃度高于襯底的摻雜劑濃度；第二區(qū)域，位于襯底中，第二區(qū)域具有襯底的摻雜劑濃度；第一源極/漏極區(qū)域，具有第二導(dǎo)電類型，位于第一區(qū)域中；以及第二源極/漏極區(qū)域，具有第二導(dǎo)電類型，位于第二區(qū)域中。
[0015]該半導(dǎo)體器件進一步包括位于襯底的第一區(qū)域中的第一偽柵極和位于襯底的第二區(qū)域中的第二偽柵極。
[0016]其中，擊穿電壓介于約8V和約15V之間。
[0017]其中，溝道長度介于約0.01 μ m和約I μ m之間。
[0018]其中,第一區(qū)域的第一摻雜劑濃度介于約lE17cm_3和約5E18cm_3之間。
[0019]其中，第二區(qū)域具有第二摻雜劑濃度，且第二摻雜劑濃度介于第一摻雜劑濃度的約1%和約50%之間。
[0020]此外，還提供了一種制造半導(dǎo)體器件的方法，該方法包括:提供襯底，襯底的第一區(qū)域中具有第一導(dǎo)電類型的第一摻雜劑濃度，且襯底的第二區(qū)域中具有第一導(dǎo)電類型的第二摻雜劑濃度，第一摻雜劑濃度大于第二摻雜劑濃度，襯底具有從襯底中延伸出來的一個或多個鰭，一個或多個鰭延伸穿過第一區(qū)域和第二區(qū)域；在一個或多個鰭上方形成柵極堆疊，柵極堆疊與第一區(qū)域和第二區(qū)域的結(jié)重疊；以及在柵極堆疊的相對兩側(cè)上形成源極/漏極區(qū)域，使得第一源極/漏極區(qū)域位于第一區(qū)域中且第二源極/漏極區(qū)域位于第二區(qū)域中。
[0021]該方法進一步包括:使位于第一區(qū)域和第二區(qū)域中的鰭的一部分凹進；以及在鰭的凹進的一部分上方外延生長半導(dǎo)體材料。
[0022]該方法進一步包括在第一區(qū)域中形成第一偽柵極且在第二區(qū)域中形成第二偽柵極。
[0023]該方法進一步包括形成接觸件，從而提供至源極、漏極和柵極的電連接。
[0024]其中，第一摻雜劑濃度介于約lE17cnT3和約5E18cnT3之間。
[0025]其中，第二摻雜劑濃度介于第一摻雜劑濃度的約1%和約50%之間。
【附圖說明】
[0026]為了更全面地理解本發(fā)明及其優(yōu)勢，現(xiàn)將結(jié)合附圖所進行的以下描述作為參考，其中:
[0027]圖1-圖5是根據(jù)實施例示出了半導(dǎo)體器件制造工藝的三維圖；
[0028]圖6是根據(jù)實施例示出了半導(dǎo)體器件結(jié)構(gòu)的截面圖；
[0029]圖7是根據(jù)實施例示出了半導(dǎo)體器件制造方法的流程圖；
[0030]除非另有說明，否則不同圖中的相應(yīng)數(shù)字和符號常常表示相應(yīng)的部分。繪制的圖用于清楚地說明實施例的相關(guān)方面，且無需按比例繪制。
【具體實施方式】
[0031]下面，詳細討論當前實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明構(gòu)思。所討論的具體實施例僅示出了制造和使用本發(fā)明的具體方式，且不用于限制不同實施例的范圍。
[0032]本發(fā)明涉及形成具有高的擊穿電壓特性的鰭式場效應(yīng)晶體管(FinFET)。如下文中詳細的描述，不均勻地沉積襯底和鰭以形成高摻雜劑濃度區(qū)域和低摻雜劑濃度區(qū)域。隨后，將源極和漏極分別形成在高摻雜劑濃度區(qū)域和低摻雜劑濃度區(qū)域中。通過適當?shù)卣{(diào)整器件參數(shù)，實現(xiàn)了性能的增強，諸如在保持高漏極電流的同時增大擊穿電壓。
[0033]圖1-圖5根據(jù)實施例示出了形成半導(dǎo)體器件100的方法的各個中間階段。首先參考圖1，示出了襯底101，該襯底具有從其中延伸出來的鰭103，以及位于襯底101頂部上且位于鰭103之間的淺溝槽隔離(STI)層105。在一些實施例中，襯底101包括摻雜的或非摻雜的晶體硅襯底(例如，晶圓)。在其他實施例中，襯底101可以由其他合適的半導(dǎo)體制造而成，諸如砷化鎵、碳化娃、砷化銦、磷化銦、碳化娃鍺、磷化鎵砷或磷化鎵銦。進一步地，襯底101可以包括用于性能增強的應(yīng)變外延層(EPI層)。例如，在一些實施例中，鰭103的全部或一部分可以為替換外延材料，該外延材料具有與襯底101不同的晶格結(jié)構(gòu)，從而使得應(yīng)力可用于溝道區(qū)域以提高性能。在其他實施例中，襯底101可以是絕緣體上硅(SOI)結(jié)構(gòu)。
[0034]在實施例中，襯底101可以包括使用例如硼或其他合適的受體摻雜劑摻雜的P摻雜的硅以形成NMOS FinFET器件的主體。在實施例中，襯底101的摻雜劑濃度是介于約lE15cnT3和lE17cnT3之間。本發(fā)明涉及形成NMOS器件。在其他實施例中，可以選擇摻雜劑以形成PMOS器件。
[0035]可以使用例如光刻技術(shù)圖案化襯底101以形成鰭103。通常，對光刻膠材料(未示出)進行沉積、輻射(曝光)和顯影以去除光刻膠材料的一部分。剩余的光刻膠材料保護下面的材料免受隨后的諸如蝕刻的工藝步驟的影響。在這個實施例中，光刻膠材料用于形成圖案化掩模(未示出)，以當在襯底中蝕刻溝槽時保護襯底101的部分，從而限定了鰭103。隨后，例如使用灰化工藝與濕清洗工藝的組合去除光刻膠材料。
[0036]在一些實施例中，可以期望地使用額外的掩模層。在圖案化襯底101的蝕刻工藝期間，也可以去除圖案化的光刻膠材料的部分。在一些實例中，可以在蝕刻工藝完成之前去除全部的光刻膠材料以形成鰭103。在這些情況下，可以使用諸如硬掩模的額外的掩模。例如，硬掩膜層(未示出)可以包括氧化物層(未示出)和上方的氮化物層(未示出)，且硬掩膜層可以形成在襯底101的上方以在襯底101的圖案化工藝中提供進一步幫助。例如，氧化物層可以是薄膜，其包含使用熱氧化工藝形成的二氧化硅。在實施例中，氮化物層由氮化硅通過例如低壓化學(xué)汽相沉積(LPCVD)或等離子體增強化學(xué)汽相沉積(PECVD)等形成。
[0037]蝕刻襯底101以去除襯底101暴露的部分，從而在襯底101中形成溝槽，其中，襯底101介于鄰近的溝槽之間的部分形成鰭103。例如通過各向異性的濕蝕刻工藝或各向異性的干蝕刻工藝蝕刻襯底101。在實施例中，可以在包含硅的襯底101上使用氫氧化鉀(KOH)、乙二胺鄰苯二酚(EDP)或氫氧化四甲銨(TMAH)等實施各向異性濕蝕刻。各向異性干蝕刻工藝可以包括物理干蝕刻、化學(xué)干蝕刻或活性離子蝕刻等。在實施例中，用于硅的化學(xué)干蝕刻的離子是四氟化碳(CF4)、六氟化硫