專利名稱：用于互連電路板上多個(gè)器件的一種方法和裝置的制作方法
背景組件布線是指信號線從一個(gè)集成電路板的焊盤到元件管腳的布線。管腳是互連節(jié)點(diǎn)，其將信號從元件傳送到電路板跡線并且可以采用任何多種的公知或另外可用的形式(例如，管腳、焊球、焊柱等)。電路板跡線是信號線，因?yàn)樗鼈兺ㄟ^一個(gè)或更多的電路板層被布線，而且對一特定的總線的總線長度是組成總線的跡線的長度。如此處所談到，短線偏移是總線上到一單個(gè)電路板跡線的兩個(gè)接點(diǎn)之間的距離，并且芯片偏移是在電路板平面上安裝在電路板上的兩個(gè)器件的中點(diǎn)之間的水平距離。
一個(gè)典型的電路板可能在電路板內(nèi)具有多層跡線，以便于傳送來自安裝在電路板兩個(gè)面上的元件的信號。因此，跡線布線是一個(gè)復(fù)雜的三維問題，這一問題可能被大量密布的現(xiàn)代化元件進(jìn)一步復(fù)雜化。此外，一些系統(tǒng)可能有設(shè)計(jì)具體限制，如最大跡線長度、或跡線長度之間一定程度的一致性要求。
一種現(xiàn)有技術(shù)的多負(fù)載總線拓?fù)鋵⑵骷街谝桓偩€上，該總線被安排在電路板的一個(gè)單面上的一根直線上。當(dāng)另外的器件被增添時(shí)，這樣的總線必定變得更長。在某一點(diǎn)，總線可能太長以致于信號無法在與適當(dāng)?shù)目偩€操作關(guān)聯(lián)的預(yù)先確定的時(shí)間周期內(nèi)在元件之間傳播。例如，在元件之間采用共用總線時(shí)鐘工作的一個(gè)系統(tǒng)中，總線可能太長以致于信號無法在共用時(shí)鐘周期內(nèi)從端到端傳播。在這樣的情況下，為了提供在更高的共用時(shí)鐘頻率下的工作，可能要求允許縮短總線的技術(shù)。
一種縮短總線總長的現(xiàn)有技術(shù)工藝如

圖1a所示。這一現(xiàn)有技術(shù)工藝涉及以重疊方式在電路板相反面上安裝器件。在圖1a中，器件155被安裝在電路板150的第一面上，而且器件160被安裝在電路板150的第二面上。典型地是，許多需要被連接的管腳沒有被對準(zhǔn)。在管腳被對準(zhǔn)(例如，管腳157和161)的情況下，可以利用通孔通路162在一個(gè)信號連接點(diǎn)165將兩個(gè)通路連接到信號線164。雖然如此，當(dāng)涉及高頻信號傳輸時(shí)，在單連接點(diǎn)165連接兩個(gè)短線可能不利地降低信號質(zhì)量。
關(guān)于未對準(zhǔn)的管腳，昂貴的部分通路技術(shù)(例如盲通路和嵌入通路)可能被需要，以便實(shí)現(xiàn)適當(dāng)?shù)倪B接。例如為了將分別來自器件155和器件160的管腳162連接到單線170上，分別采用部分通路166和部分通路174。顯著地是，連接點(diǎn)172和176被隔開，這樣短線沒有連接在單點(diǎn)上；但是，器件155和160完全重疊的性質(zhì)(即彼此直接在上面/在下面)不能保證在管腳之間維持一個(gè)最小的短線偏移。因此，這一現(xiàn)有技術(shù)方法的缺點(diǎn)可能包括昂貴通路的采用及/或無保證最小短線偏移的能力。
允許在電路板相反面上安裝重疊元件的另一現(xiàn)有工藝如圖1b所示(也參見，例如美國專利號5,502,621)。這一工藝也涉及在印刷電路板105的第一面上安裝器件110并在印刷電路板105的第二面上安裝器件135；但是，器件135在關(guān)于器件110的鏡像位置上具有對應(yīng)的管腳位置。對應(yīng)的管腳是在系統(tǒng)中被連接到一起的那些管腳，如數(shù)據(jù)總線管腳(例如，器件1的D1被連接到器件2、3等的D1上)、地址總線管腳、或某些控制管腳。
由于鏡像管腳位置，所以可能獲得簡化的信號布線，因?yàn)閬碜云骷?10和器件135的眾多對應(yīng)的管腳是直接彼此相對的。例如，管腳115和管腳130可以被連接到一起并且通過單通孔通路120在單連接點(diǎn)125被連接到信號線140上。然而，這個(gè)技術(shù)要求設(shè)計(jì)出一種具有多個(gè)管腳布置(標(biāo)準(zhǔn)和鏡像)的特別器件，因此增加了器件制造和保存庫存的成本。此外，連接器件110和135的兩個(gè)短線終止在單連接點(diǎn)125上，這可能不合意地降低信號的質(zhì)量。
因此，需要繼續(xù)研制低成本且/或高速度的電路板，這樣的電路板能維持適當(dāng)?shù)男盘栯娖劫|(zhì)量。
概要互連電路板上多個(gè)器件的一種方法和裝置被公開。一種被公開的電路板在第一表面具有第一附著區(qū)域，其用于將來自第一器件的第一組管腳連接到一組信號線。在第二表面上的第二附著區(qū)域用于將來自第二器件的第二組管腳連接到所述信號線組。第二附著區(qū)域相對于第一附著區(qū)域主要地不相重疊。
圖1b舉例說明一種具有完全重疊器件的、具有鏡像管腳位置的現(xiàn)有技術(shù)電路板。
圖2a舉例說明具有非重疊器件的電路板的一種實(shí)施方案，所述非重疊器件被安裝在電路板的相反面上。
圖2b為圖2a中的電路板的頂視圖。
圖3舉例說明對于一種實(shí)施方案，在總線上所有接收器中的最差情況下可得到的信號振幅圖。
圖4a舉例說明一種電路板的實(shí)施方案，該電路板具有主要非重疊器件，這些非重疊器件被安裝在該電路板的相反面上。
圖4b是圖4a中的電路板的頂視圖。
圖5舉例說明一種具有附著的器件的電路板的實(shí)施方案，這些器件具有依據(jù)管腳類型被分隔區(qū)域的管腳。
圖6舉例說明另一種具有附著的器件的電路板的實(shí)施方案，這些器件具有依據(jù)管腳類型被分隔區(qū)域的管腳。
詳細(xì)說明下述說明提供了在電路板上用于互連多個(gè)器件的一種方法和裝置。在下述說明中，眾多具體的細(xì)節(jié)，如器件類型、管腳結(jié)構(gòu)、組裝技術(shù)和邏輯分區(qū)/集成選擇被加以闡明，以便于提供對本發(fā)明更透徹的理解。但是，本領(lǐng)域普通技術(shù)人員應(yīng)意識(shí)到本發(fā)明無需這樣的具體細(xì)節(jié)便可能被實(shí)踐。
本發(fā)明的一些實(shí)施方案并不僅僅是連續(xù)地群集元件以及縮短信號管腳之間的距離，而是通過交錯(cuò)排列在電路板相反面上的元件，允許一種經(jīng)濟(jì)的、高速度的電路板設(shè)計(jì)。在一些實(shí)施方案中，通過在到每個(gè)信號跡線的短線接點(diǎn)之間提供至少若干最小短線偏移，在電路板相反面上交錯(cuò)排列器件事實(shí)上增強(qiáng)了信號的質(zhì)量。此外，至少使部分器件非重疊的器件交錯(cuò)排列允許在一些實(shí)施方案中采用通孔通路，因此提供出一種較經(jīng)濟(jì)的電路板設(shè)計(jì)。此外，在一些實(shí)施方案中，對于特定的一組信號，信號可以依據(jù)其類型被分組，以便于維持更佳的信號質(zhì)量。
圖2a舉例說明電路板200的一種實(shí)施方案，該電路板具有被安裝在其兩個(gè)面上的器件，且該電路板采用通孔通路將器件上的管腳連接到電路板200的跡線上。再一次，“管腳”可能是管腳、焊球、焊柱或任何其它公知的或可得到的用于信號從器件到電路板的互連機(jī)構(gòu)或結(jié)構(gòu)。布滿管腳的器件區(qū)域可以被稱為附著區(qū)域，而且電路板具有一個(gè)與器件附著區(qū)域?qū)拥南鄬?yīng)的附著區(qū)域。
器件205、器件210和器件215被安裝在電路板200的第一表面。器件220和225被安裝在電路板200的第二表面。在這一實(shí)施方案中，在電路板200相反面上的器件是非重疊的。換句話說，如果在電路板200相反面上的附著區(qū)域在同一平面上，則它們將不重疊。因此，器件205的附著區(qū)域的一個(gè)邊緣與器件220的附著區(qū)域相鄰，但處在電路板220的相反面上。顯著地，在一些實(shí)施方案中，封裝的部分或這些器件的散熱機(jī)構(gòu)可能向外延伸超出附著區(qū)域，因此可能產(chǎn)生重疊，即使附著區(qū)域不重疊。在存在較大封裝和/或散熱機(jī)構(gòu)的地方，在電路板相反面上交錯(cuò)排列器件可能有利地允許更高密度的元件安置。
以這種方式交錯(cuò)排列器件也允許通孔通路被方便地采用。如圖2a所舉例說明，每個(gè)器件可能采用通孔通路以便于連接到電路板200的信號跡線上，而與其它器件的通路不沖突。如果采用簡單的通孔通路技術(shù)，而不是復(fù)雜的部分通路、盲通路和/或嵌入通路，則該通孔通路的采用可能是有利的，因?yàn)檩^經(jīng)濟(jì)的電路可能被生產(chǎn)。
在通路密度是設(shè)計(jì)電路板時(shí)的限制因素的情況下，這種交錯(cuò)排列布置可能幫助降低短線的長度。短線的長度是從器件的一個(gè)內(nèi)部連接點(diǎn)，如一個(gè)集成電路板的接合焊點(diǎn)至到電路板總線上的連接點(diǎn)之間的距離。該短線可能包括封裝布線的各個(gè)部分以及到達(dá)最終的總線跡線前在電路板內(nèi)的布線。在一個(gè)多負(fù)載、高頻的信號環(huán)境下，過長的短線典型地導(dǎo)致差的信號質(zhì)量。
在通路密度是一個(gè)限制因素的情況下，具有堆疊器件(即器件直接彼此在上面/在下面)的通孔通路的采用可能需要擴(kuò)大電路板內(nèi)通路的區(qū)域。例如，如果直接處在每個(gè)器件下面的通路區(qū)域完全被該器件上的管腳所需要的通孔通路所填滿，則直接在該器件對面安裝另一個(gè)器件將需要把全部通路區(qū)域面積增加，增加量為所添加器件的表面面積。換句話說，如果采用通孔通路將該相同的元件背靠背地安裝，而此處來自一個(gè)器件的通路已經(jīng)將區(qū)域占據(jù)達(dá)到了最大通路密度，則兩臺(tái)背靠背器件的通路所需要的表面面積將加倍。由于這一表面面積的增加，平均起來，到達(dá)總線跡線的短線長度可能預(yù)計(jì)增加到2的平方根倍。因此，通過交錯(cuò)排列器件以避免這種背靠背的安排可能有助于限制短線長度。
此外，在圖2a和2b中舉例說明的實(shí)施方案可能有利地確保最小的短線偏移被維持，這意味著在總線上到跡線的連接點(diǎn)之間至少存在一個(gè)最小距離。維持一個(gè)最小短線偏移是另一項(xiàng)技術(shù)，其可以幫助改善在高速度的信號傳輸環(huán)境下的信號質(zhì)量。如果來自驅(qū)動(dòng)信號線的多個(gè)器件的短線在同一點(diǎn)連接到信號線或者在彼此相距很小的距離處連接到信號線(即，如果它們有非常小的或沒有短線偏移)，則當(dāng)這些器件驅(qū)動(dòng)總線時(shí)，則容易存在更多的反射。在現(xiàn)有技術(shù)中，增加器件密度的努力往往導(dǎo)致短線偏移的降低或消除。
圖3針對一種實(shí)施方案舉例說明改變芯片偏移距離對信號質(zhì)量的影響。改變芯片偏移通常導(dǎo)致每個(gè)跡線短線偏移的改變。圖3描述了在相關(guān)總線上所有的接收器中的最差情況下可得到的信號振幅(例如以毫伏計(jì)量)。在接收器上的較大信號振幅轉(zhuǎn)化為較好的信號質(zhì)量，因?yàn)楫?dāng)存在一個(gè)較大的信號時(shí)，在接收器處的噪聲可以更容易地被抑制。因而，通常較大的芯片偏移在高速度的信號傳輸環(huán)境中轉(zhuǎn)化為較好的信號質(zhì)量。
此外，圖3表明一個(gè)用于利用至少一些共用時(shí)鐘信號的系統(tǒng)的共用時(shí)鐘限制310。一個(gè)共用時(shí)鐘系統(tǒng)包括一些信號，這些信號根據(jù)電路板上多個(gè)器件共享的共用時(shí)鐘被驅(qū)動(dòng)。共用時(shí)鐘限制反映了這樣的概念，即飛行時(shí)間從而總線長度被典型地限制在一個(gè)共用時(shí)鐘系統(tǒng)里，這樣信號可以按所需在預(yù)先確定的時(shí)鐘信號的周期數(shù)(通常為一)內(nèi)傳播。因此，較小的芯片偏移通常允許一個(gè)較高的共用時(shí)鐘頻率。
在圖3的示范曲線中，隨著芯片偏移的增加，信號振幅通常得以改善，直到到達(dá)某一點(diǎn)為止。在其它的實(shí)施方案中，由于分布很大程度上由系統(tǒng)中的反射所決定，上述行為可能會(huì)有所不同。為了允許一個(gè)高頻共用時(shí)鐘，可選擇芯片偏移320，其在一些實(shí)施方案中比共用時(shí)鐘限制310小。為了提供余量，芯片偏移可被選擇成略小于共用時(shí)鐘限制距離。
在一個(gè)特定的系統(tǒng)中，可分析在電路板上布線的各種信號的一族相似的曲線。圖3中的曲線反映出在每個(gè)芯片偏移的許多或所有信號線的集合的系統(tǒng)信息。換句話說，對于特定的芯片偏移距離的一組信號的最差情況信號被反映在每個(gè)偏移距離的曲線上，因此允許信號組的分析。作為另一選擇方案，每個(gè)短線偏移能夠被單獨(dú)分析。在兩者中的任一情況下，最小芯片或短線偏移距離可以作為所需要的信號質(zhì)量和共用時(shí)鐘信號頻率的函數(shù)被調(diào)節(jié)。
在圖2a和2b的實(shí)施方案中，管腳207、232、212、227和217在由短線偏移分隔的連接點(diǎn)被連接到信號線230上，一個(gè)短線偏移大約等于每個(gè)器件寬度的一半。另一方面，到信號線235的連接具有一個(gè)較小的最小短線偏移和較大的最大短線偏移，但是因?yàn)檫@個(gè)較小的距離典型地造成較大的噪聲信號，它通常被視為最差的情況。通過將需要較高的信號質(zhì)量或工作在較高頻率的信號安排在確保較大的短線偏移(例如朝向器件的中心)的器件的區(qū)域內(nèi)，可以保證最小短線偏移。作為另一選擇，僅僅由于電路板(沒有特殊的管腳排列)上器件交錯(cuò)排列的性質(zhì)，足夠的最小短線偏移可以被維持。
安裝在所討論的電路板上的器件可以是任何各種類型的通過基本互連(例如一個(gè)或更多總線)進(jìn)行通訊的存儲(chǔ)器器件或處理器件。例如，處理器件包括通用處理器、專用處理器、媒體處理器、圖形處理器、寬帶處理器、實(shí)時(shí)視頻和/或音頻處理器、任何上述組合，以及任何其它適當(dāng)公知的或另外可得到的全部可密切合作地工作于并可受益于所公開的電路板裝置的處理器。
圖4a舉例說明一個(gè)具有以主要地非重疊交錯(cuò)排列方式安裝的器件的雙面電路板400。尤其是，器件405和器件410被安裝在電路板400的第一面上。在這個(gè)實(shí)施方案中，這些器件具有與器件同一尺寸的附著區(qū)域。在其它的實(shí)施方案中，附著區(qū)域可能比器件本身小。器件415被安裝在電路板400的第二面，其具有與器件405的附著區(qū)域和器件410的附著區(qū)域兩者都重疊的附著區(qū)域。
由于這一重疊，如從圖4b中可以看出，一個(gè)擴(kuò)展的通路區(qū)域420被形成。這一擴(kuò)展的通路區(qū)域?qū)е乱恍┒叹€長度的增加，但是，它也導(dǎo)致器件被較緊湊地安排在一起。被較緊湊地按安排在一起的器件在一些信號是共用時(shí)鐘信號的系統(tǒng)中可能是有利的。在這種情況下，限制總線的總長可能是重要的，以允許共用時(shí)鐘在一個(gè)足夠高的頻率下工作。然而采用本發(fā)明的技術(shù)并不要求使器件重疊。
圖5舉例說明一種具有附著器件的電路板的實(shí)施方案，這些器件具有依據(jù)管腳類型被分隔區(qū)域的管腳。器件510和器件520被附著到電路板500的第一表面。器件530被附著到電路板500的第二表面。器件510包括第一類型信號的第一類型管腳節(jié)點(diǎn)的區(qū)域512和區(qū)域516。器件510也包括具有第二類型信號的第二類型管腳的區(qū)域514。
顯著地，盡管管腳被稱為具有不同的類型，但是它們物理上可能是相同的。然而，不同類型的信號可以通過這些管腳被路由。例如，區(qū)域512和516可以是共用時(shí)鐘(CC)信號的區(qū)域，且區(qū)域514可以是源同步(SS)信號的區(qū)域。源同步信號是隨用于在目的地捕捉信號的一個(gè)伴隨時(shí)鐘或選通脈沖信號被傳輸。同樣地，源同步信號可以保證特殊的處理，因?yàn)榘殡S數(shù)據(jù)信號傳輸?shù)臅r(shí)鐘的波形可能對確保正確的數(shù)據(jù)被捕捉是重要的。此外，源同步信號總線可以在多個(gè)時(shí)鐘邊沿傳送數(shù)據(jù)，因此可能比系統(tǒng)中的其它信號具有更高的數(shù)據(jù)傳輸率。作為另一選擇，其它類型的信號可以基于一組信號具有更高的所要求的信號質(zhì)量被分組在不同區(qū)域。例如，被預(yù)計(jì)在更高的頻率下操作的信號或特別敏感的信號，如時(shí)鐘或選通可以被分隔在顯現(xiàn)出優(yōu)良的信號質(zhì)量特性的區(qū)域。
同樣地，器件520包括具有第一類型管腳的區(qū)域522和526，以及具有第二類型管腳的區(qū)域524。器件530具有具有第一類型管腳的區(qū)域532和536及具有第二類型管腳的區(qū)域534。在區(qū)域514和534之間以及區(qū)域524和534之間保持D1的最小距離。因?yàn)檫@些區(qū)域本身被分隔開距離D1，因此在此實(shí)施方案中處在由距離D1分隔的區(qū)域中的管腳的最小短線偏移也是D1。
圖6舉例說明另一種具有依據(jù)管腳類型被分隔成區(qū)的管腳的器件的電路板的實(shí)施方案。在這種情況下，電路板600具有安裝在電路板第一面上的處理器605、處理器610和控制器615。處理器620和處理器625被安裝在電路板的第二面上。每個(gè)器件包括基于被傳輸?shù)男盘栴愋捅环指魠^(qū)域的管腳。在處理器605和620的情況下，兩個(gè)處理器的共用時(shí)鐘信號將源同步信號分隔。因此，通過插入非源同步信號區(qū)域，可獲得所要求的短線偏移。在處理器620和處理器610的情況下，增加一個(gè)附加的偏移，因?yàn)樵赐叫盘枀^(qū)域否則將相鄰。此外，在處理器610和625的情況下，共用時(shí)鐘信號區(qū)域足夠提供源同步信號區(qū)域之間的一個(gè)偏移。
有利地是，每個(gè)處理器605、610、620和625具有相同的管腳排列。因此，所有的處理器可以是相同的部件。因?yàn)榭刂破?15是同處理器不同的部件，所以其管腳的排列可能同處理器不同。如圖例說明，控制器615可能有其位于處理器625的源同步信號和控制器的源同步信號之間的共用時(shí)鐘信號，這樣控制器上的共用時(shí)鐘信號區(qū)域有助于將控制器615和處理器625之間為了獲得所要求的短線偏移所需要的芯片偏移最小化。在這個(gè)特定的實(shí)例中，源同步和共用時(shí)鐘信號區(qū)域相對于處理器的那些源同步和共用時(shí)鐘信號的區(qū)域是顛倒的。
許多其它采用依據(jù)信號類型分組的管腳的實(shí)施方案是可能的。例如，信號可以按照不同的標(biāo)準(zhǔn)而不是按照是否是源同步或共用時(shí)鐘信號被劃分。在一些實(shí)施方案中，這種信號分組可以應(yīng)用到一個(gè)單面電路板。在一些實(shí)施方案中，附著區(qū)域可以完全非重疊或僅是如前面所述的主要地非重疊。在一些情況下，可能存在管腳明顯的重疊，對于這些管腳信號質(zhì)量對其重要性較小。此外，可能沒有明顯的第二組信號，而只是有第一組，對于第一組要求更高質(zhì)量的信號而且其被放置在能提供某一最小短線偏移的器件上，該偏移是為取得一特定的信號質(zhì)量而選擇的。
因此，用于互連電路板上多個(gè)器件的一種方法和裝置被公開。雖然某些示范性的實(shí)施方案已經(jīng)被說明且在附隨的附圖中被顯示，但是應(yīng)理解為這種實(shí)施方案僅是對廣義發(fā)明具有說明性而不是對其具有限制性，因而本發(fā)明不能被局限于所示和所說明的具體結(jié)構(gòu)和布置，因?yàn)楸绢I(lǐng)域普通技術(shù)人員在研究本公布時(shí)可能會(huì)想到各種其它的修改。
權(quán)利要求
1.一種裝置包括電路板，其具有第一表面、第二表面和包括總線的多個(gè)信號跡線；以及多個(gè)被互連的器件，這些器件被安裝在所述電路板的所述第一表面上和所述電路板的第二表面上并被連接到所述總線上，所述多個(gè)器件具有主要地非重疊附著區(qū)域且具有一最小短線偏移。
2.如權(quán)利要求1所述的裝置，其中所述多個(gè)器件包括第一器件，其帶有包括電連接到所述多個(gè)信號跡線的第一多個(gè)管腳的第一附著區(qū)域，第一器件基本平行于所述電路板的第一表面被安裝在所述電路板的所述第一表面上；以及第二器件，其帶有包括電連接到所述多個(gè)信號跡線的第二多個(gè)管腳的第二附著區(qū)域，第二器件基本平行于所述電路板的第二表面被安裝在所述電路板的所述第二表面上。
3.如權(quán)利要求2所述的裝置，其中所述第一附著區(qū)域具有第一附著區(qū)域第一邊沿和平行于所述第一附著區(qū)域第一邊沿的第一附著區(qū)域第二邊沿，而且其中第二附著區(qū)域具有第二附著區(qū)域第一邊沿和第二附著區(qū)域第二邊沿，而且進(jìn)一步其中所述第一附著區(qū)域第一邊沿大致對準(zhǔn)于電路板另一面上的第二附著區(qū)域第一邊沿，而且其中所述第一附著區(qū)域與所述第二附著區(qū)域是非重疊的。
4.如權(quán)利要求1所述的裝置，其中多個(gè)通孔通路將來自每個(gè)所述多個(gè)器件的管腳連接到所述多個(gè)信號跡線上。
5.如權(quán)利要求1所述的裝置，其中每個(gè)所述多個(gè)器件具有至少兩種不同類型的分隔成不同區(qū)域的管腳，而且其中所述多個(gè)器件被安裝以確保到所述兩個(gè)不同類型管腳之一的所述多個(gè)信號跡線的對應(yīng)連接點(diǎn)之間的所述最小短線偏移。
6.如權(quán)利要求2所述的裝置，其中所述第一多個(gè)管腳包括第一多個(gè)第一類型的管腳和第一多個(gè)第二類型的管腳，而且其中所述第二多個(gè)管腳包括第二多個(gè)第一類型的管腳和第二多個(gè)第二類型的管腳，而且進(jìn)一步其中所述所述的第一多個(gè)第二類型的管腳與所述第二多個(gè)第二類型的管腳被至少所述第一多個(gè)第一類型的管腳和第二多個(gè)第一類型的管腳中的一個(gè)所分隔。
7.如權(quán)利要求6所述的裝置，其中第一多個(gè)第一類型的管腳和第二多個(gè)第一類型的管腳在電路板平面內(nèi)是相鄰的，但位于電路板的相反面上。
8.如權(quán)利要求7所述的裝置，其中所述第一類型的管腳是一共用時(shí)鐘管腳而且其中所述第二類型的管腳是一個(gè)源同步管腳。
9.如權(quán)利要求2所述的裝置，其中所述多個(gè)器件進(jìn)一步包括第三器件，其帶有包括電連接到多個(gè)信號跡線的第三多個(gè)管腳的第三附著區(qū)域，第三器件基本平行于所述電路板的第一表面被安裝在所述電路板的所述第一表面上，所述第三附著區(qū)域相對于第二附著區(qū)域主要地非重疊；以及第四器件，其帶有包括電連接到多個(gè)信號跡線的第四多個(gè)管腳的第四附著區(qū)域，第四器件基本平行于所述電路板的第二表面被安裝在所述電路板的所述第二表面上，所述第四附著區(qū)域相對于第三附著區(qū)域主要地非重疊；以及第五器件，其帶有電連接到多個(gè)信號跡線的第五多個(gè)管腳，第五器件基本平行于所述電路板的第二表面被安裝在所述電路板的所述第一表面上并相對于第四附著區(qū)域主要地非重疊。
10.如權(quán)利要求9所述的裝置，其中第一、第二、第三、第四和第五器件包括用于第一信號類型的第一類型管腳和用于第二信號類型的第二類型管腳，而且其中包括第二類型管腳的區(qū)域不是被所述第一類型管腳的區(qū)域就是被器件之間的偏移所分隔。
11.如權(quán)利要求2所述的裝置，其中多個(gè)通孔通路被用來連接所述第一多個(gè)管和所述第二多個(gè)管腳到所述多個(gè)信號跡線，而且其中所述第一附著區(qū)域與所述第二附著區(qū)域部分重疊，而且進(jìn)一步其中一個(gè)擴(kuò)展的通路區(qū)域在第一附著區(qū)域和第二附著區(qū)域的重疊部分被形成。
12.如權(quán)利要求1所述的電路板，其中所述的最小短線偏移是所需要的信號質(zhì)量和共用時(shí)鐘信號頻率的函數(shù)。
13.一種電路板，包括所述電路板的第一表面上的第一附著區(qū)域，所述第一附著區(qū)域用于將來自第一處理器件的第一多個(gè)管腳連接到多個(gè)信號線上；以及所述電路板的第二表面上的第二附著區(qū)域，所述第二附著區(qū)域用于將來自第二處理器件的第二多個(gè)管腳連接到多個(gè)信號線上，并相對于所述第一附著區(qū)域主要地非重疊。
14.一種方法，包括在電路板的第一面上安裝第一處理器，所述第一處理器帶有第一多個(gè)第一類型的信號；以及在所述電路板的第二面上安裝第二處理器，所述第二處理器帶有第二多個(gè)所述第一類型的信號，所述第二處理器被如此安裝使在至少所述第一處理器和所述第二處理器中的一個(gè)上的多個(gè)第二類型的信號將所述第一多個(gè)所述第一類型的信號和所述第二多個(gè)所述第一類型的信號分隔。
15.一種裝置包括具有第一多個(gè)信號線和第二多個(gè)信號線的電路板；第一器件，其具有第一器件第一邊沿和用于第一信號類型的第一多個(gè)第一類型的互連節(jié)點(diǎn)以及用于第二信號類型的第一多個(gè)第二類型的互連節(jié)點(diǎn)，第一多個(gè)第一類型的互連節(jié)點(diǎn)位于第一區(qū)域；以及第二器件，其具有第二多個(gè)所述第一類型互連節(jié)點(diǎn)和第二多個(gè)所述第二類型互連節(jié)點(diǎn)，所述第二器件具有與所述第一器件第一邊沿平行安裝的第二器件第一邊沿，且第二器件第二邊沿與所述第二器件第一邊沿在相反面而且比所述第二器件第一邊沿更遠(yuǎn)離所述第一器件，所述第二多個(gè)所述第一類型互連節(jié)點(diǎn)位于第二區(qū)域，所述第一區(qū)域和所述第二區(qū)域被一個(gè)中間區(qū)域所分隔，中間區(qū)域包括至少所述第一多個(gè)所述第二類型互連節(jié)點(diǎn)和所述第二多個(gè)所述第二類型互連節(jié)點(diǎn)兩者中的一個(gè)或者二者中的一些節(jié)點(diǎn)。
全文摘要
互連電路板上多個(gè)器件的一種方法和裝置。一個(gè)被公開的電路板(200)在第一表面帶有第一附著區(qū)域,其用于連接來自第一器件(205、210、215)的第一組管腳到一組信號線。在第二表面上的第二附著區(qū)域是用于連接來自第二器件(220、225)的第二組管腳到所述的那組信號線。第二附著區(qū)域相對于第一附著區(qū)域主要地非重疊。
文檔編號H05K1/18GK1357216SQ00809152
公開日2002年7月3日 申請日期2000年5月25日 優(yōu)先權(quán)日1999年6月18日
發(fā)明者M·曾, S·達(dá)布拉爾 申請人:英特爾公司