出功率惡化或激光波長變化，F(xiàn)PGA能夠采取糾正措施。本發(fā)明具有的超過現(xiàn)有技術的其他優(yōu)點，使得微控制器和PHY/FEC芯片在可重配置性上具有更大的靈活性，能夠?qū)崿F(xiàn)組幀/解幀、編碼/解碼、加擾/解擾。本發(fā)明超過現(xiàn)有技術的關鍵益處和優(yōu)點在于，消除了用作臨時措施將電路板跟蹤帶寬匹配至模塊帶寬的變速器電路。例如，含有1X 1Gpbs以太網(wǎng)線路跟蹤以獲得10Gpbs以太網(wǎng)的電路板會需要單獨的芯片來與以4X25Gpbs運行的光學可插拔件通信。這個單獨的芯片叫做變速器，占用更多空間，散出更多的熱量，消耗更多的能源并花費更多的成本。本發(fā)明使用FPGA及帶有串行器和并行器的相關集成(多芯片或單片)途徑，F(xiàn)PGA的輸入端能夠運行每個輸入端本體固有的lOGpbs，F(xiàn)PGA的輸出端連接至與光學PIC或?qū)Ｓ秒娐吠ㄐ诺?5Gpbs串行器。FPGA和相關電路編程上的靈活性在使光學可插拔件適應多個應用和線卡方面具有廣泛的影響。例如，在一個用例中，能夠?qū)PGA編程以執(zhí)行8B/10B和/或64B/65B編碼/解碼，通過加載新固件，模塊能夠符合自定義編碼/解碼。使用集成SerDes、ADCs/DACs、TEC控制和夾在交叉連接之間的其他模塊能夠?qū)⑷魏屋斎胗成渲寥魏屋敵?，并且能夠適用于大量不同的引腳輸出。如前所述，使用集成入單片電路或多芯片的SerDes不需要外部SerDes芯片。ADCs/DACs能夠夾在交叉連接之間，因此使用本發(fā)明能夠通過FPGA固件控制大量不同的模擬功能。本發(fā)明允許通過添加附件模塊實施新功能并且不需要制作新硬件。因此，通過再編程固件能夠滿足將來的應用，使用已有硬件模塊節(jié)省部署新模塊的費用，并允許跨多應用重復使用相同部件，減少庫存、備件和與多部件有關的昂貴開支。
[0058]關于創(chuàng)制新設計和產(chǎn)品，本發(fā)明在設計和實施自定義光網(wǎng)絡中提供了很大的自由度，例如借助專有協(xié)議、編碼、加密。本發(fā)明允許單芯片適應多用途的概念，顯著使得容量增加而成本下降。
[0059]通過利用完全自包含、獨立的FGPA和/或ASIC模塊作為收發(fā)器模塊的基本構件，不必再有單獨的模塊專用于單獨設計，并且單獨的FPGA和/或ASIC設計能夠用作基本構件以滿足所有收發(fā)器模塊。這個途徑緩解了如今大量不同部件用于不同功能的問題，如節(jié)約問題和庫存。這個途徑也使得在收發(fā)器模塊設計中更具靈活性，從而降低設計和部署使用收發(fā)器的大容量光纖傳輸鏈接的成本。
[0060]還有其他優(yōu)點能夠為本領域技術人員所領會，例如使用相同構件(單獨FPGA/ASIC)用于許多不同設計能夠顯著減少硬件制造成本。同樣地，固件/軟件成本能夠顯著減少，因為許多固件子模塊可以相同而只有不同部分的固件需要編程。而且一旦將固件子模塊編程，可重復用于相似的設計。這個途徑降低了制造成本，降低了安裝前只能測試一個部件的成本，增加了能夠用在跨越多種應用和架構的任何形式因素中的基礎元件(FPGA和/或ASIC)的容量，降低了技術成本。
[0061]本發(fā)明還有將為本領域技術人員所領會的其他方面和優(yōu)點。任何形式因素的FPGA和/或ASIC能夠編程并獨立運行而不依賴任何插件。在本發(fā)明中，在處理用于控制收發(fā)器、通信數(shù)據(jù)和其他功能的通信標準外部之間有主機接口。本發(fā)明中的這個主機接口也用于輪詢收發(fā)器形式因素中作為FPGA和/或ASIC控制和監(jiān)測功能部分的子模塊的狀態(tài)，并且能夠充當監(jiān)視器將容錯和冗余建立入收發(fā)器。本領域技術人員能夠領會接口具有錯誤或激光開始惡化而不停止運作的案例。在本發(fā)明中，單個收發(fā)器能夠以要求的規(guī)范充分運行，因為FPGA和/或ASIC能夠采取糾正措施。
[0062]雖然本發(fā)明上述書面描述能夠使普通技術人員將目前所考慮的用作最佳實施方式，但本領域技術人員能夠理解并領會本文中【具體實施方式】、方法和示例的變形、組合和等效物的存在。而且，雖然已經(jīng)非常詳細地討論了關于本發(fā)明的某些優(yōu)選實施方式，但仍可能存在其他實施方式。因此，所附權利要求的范圍不應限于本文中包括的優(yōu)選實施方式、方法和示例。
【主權項】
1.一種用于與主板通信的光學模塊或組件，所述光學模塊或組件包括: 用于接收光學信號并發(fā)送電信號的發(fā)送器光學組件； 與所述發(fā)送器光學組件連接的發(fā)送器驅(qū)動接口； 用于接收電信號并將其轉(zhuǎn)化為光學信號的接收器光學組件； 與所述接收器光學組件連接的接收器接口；以及 與所述主板進行電通信的控制系統(tǒng)，其中所述控制系統(tǒng)包括可編程部件及監(jiān)測和處理電路，所述控制和處理電路可編程以在光學裝置、用于多種不同應用的物理和傳輸層通信規(guī)范中實現(xiàn)。
2.根據(jù)權利要求1所述的光學模塊或組件，其中所述控制系統(tǒng)包括FPGA和ASIC電路中的一個或全部。
3.根據(jù)權利要求1或2所述的光學模塊或組件，其中所述監(jiān)測和處理電路包括ASIC電路，其中所述ASIC電路單片地集成至所述光學裝置，或所述ASIC電路為集成至所述光學裝置的多芯片模塊。
4.根據(jù)權利要求1、2或3所述的光學模塊或組件，其中所述監(jiān)測和處理電路包括從包括串行化/并行化(SerDes)、編碼/解碼、加擾/解擾、變速器、前向糾錯(FEC)、激光控制和監(jiān)測及其組合的組中選取的電路。
5.根據(jù)權利要求4所述的光學模塊或組件，其中所述監(jiān)測和處理電路位于所述光學裝置上的單獨單元中。
6.根據(jù)權利要求1至4中任一項所述的光學模塊或組件，其中所述監(jiān)測和處理電路包括具有MAC、PHY和FEC功能的自包含單元。
7.根據(jù)權利要求2至4中任一項所述的光學模塊或組件，其中所述FPGA和ASIC電路中的一個或全部可編程以匹配多種形式因素的需要。
8.一種用于光學或光電裝置或組件中的系統(tǒng)，所述系統(tǒng)包括: 根據(jù)權利要求1所述的一個或多個光學模塊或組件，還包括與主板通信的SerDes和PHY中的一個或全部。
9.一種光學通信系統(tǒng)，包括: 與主電路通信的可編程電路； 與所述可編程電路通信的監(jiān)測和處理電路；以及 與所述監(jiān)測和處理電路通信的一個或多個光子集成電路。
10.根據(jù)權利要求9所述的光學通信系統(tǒng)，其中所述系統(tǒng)還包括與所述可編程電路和所述主電路通信的SerDes。
11.根據(jù)權利要求9或10所述的光學通信系統(tǒng)，其中所述一個或多個光子集成電路包括發(fā)送器光子集成電路(Tx-PIC)和接收器光子集成電路(Rx-PIC)中的一個或全部。
12.根據(jù)權利要求9至11中任一項所述的光學通信系統(tǒng)，其中所述監(jiān)測和處理電路包括下述交叉連接、SerDes、模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器中的一個或多個。
13.根據(jù)權利要求9至12中任一項所述的光學通信系統(tǒng)，其中所述系統(tǒng)與具有第一Gps速率的輸入信號和具有第二 Gps速率的輸出信號通信。
14.根據(jù)權利要求13所述的光學通信系統(tǒng)，其中具有第一Gps速率的所述輸入信號和具有第二 Gps速率的所述輸出信號可編程為不同速率以適應多種不同應用和線卡。
15.—種光學通信系統(tǒng)，包括: 與輸入接口和輸出接口通信的控制系統(tǒng)，所述輸出接口與光子集成電路通信，其中所述控制系統(tǒng)包括: 可編程部件； 輸入交叉連接；以及 輸出交叉連接，其中所述控制系統(tǒng)能夠使用所述輸入交叉連接和所述輸出交叉連接在所述可編程部件與所述光子集成電路之間編程，以在所述輸入接口與所述輸出接口之間提供可變互連。
16.根據(jù)權利要求15所述的光學通信系統(tǒng)，其中所述控制系統(tǒng)可編程為連接至不同的第一光子集成電路和第二光子集成電路。
17.—種在電通信系統(tǒng)或網(wǎng)絡與光纖通信系統(tǒng)或網(wǎng)絡之間進行數(shù)據(jù)通信的方法，所述方法包括: 提供通信模塊，所述通信模塊包括與主電路通信的可編程電路、與所述可編程電路通信的監(jiān)測和處理電路以及與所述監(jiān)測和處理電路通信的一個或多個光子集成電路； 選取用于實現(xiàn)所述通信模塊的應用，所述應用具有一個或多個專用規(guī)范； 將所述通信模塊編程以符合一個或多個所述專用規(guī)范。
【專利摘要】本發(fā)明涉及一種用于控制光學裝置和通信子系統(tǒng)的系統(tǒng)(1、12)和方法?？刂葡到y(tǒng)包括ASIC子模塊和可編程電路(25)，可編程電路可集成入自包含、獨立的模塊。在一個實施方式中，模塊具有一個或多個FPGA(25)連同RF和數(shù)字ASIC(30)、在FPGA與數(shù)字和RF ASIC”構件之間的集成交叉連接(36)、在ASIC與光學電路之間的集成交叉連接(41)以及支持功能?？删幊绦酒刂萍捌渌麄鬏敽驼{(diào)諧功能、可編程轉(zhuǎn)發(fā)器以及并入轉(zhuǎn)發(fā)器形式因素或主板的每個FPGA/ASIC(25、30)能夠具有相同或不同的功能性和其他參數(shù)，包括但不限于調(diào)制格式。
【IPC分類】H04B10-40
【公開號】CN104769862
【申請?zhí)枴緾N201380047840
【發(fā)明人】丹尼爾·雅各布·布盧門撒爾, 亨利克·N·波爾森
【申請人】派克特光子學有限公司
【公開日】2015年7月8日
【申請日】2013年7月15日
【公告號】EP2873175A2, WO2014014846A2, WO2014014846A3