品)可用于替代ASIC或與ASIC相結(jié)合。
[0039]術(shù)語FEC的意思是前向糾錯(cuò)(FEC)或信道編碼，是指在數(shù)據(jù)傳輸中控制錯(cuò)誤的技術(shù)。FEC可在硬件、軟件或兩者的組合中實(shí)施。
[0040]術(shù)語FPGA的意思是現(xiàn)場可編程門陣列，是指設(shè)計(jì)為制造后配置的電路，具有更新功能性、部分重構(gòu)和可重構(gòu)互連的能力。FPGA實(shí)現(xiàn)了邏輯功能和等效模擬電路、數(shù)字處理。模擬和/或數(shù)字信號處理、以及作為獨(dú)立進(jìn)程配置到實(shí)際硬件門級中的控制算法在芯片內(nèi)部實(shí)現(xiàn)。因此，算法及數(shù)據(jù)處理和控制功能在非常快速且可編程的并行和/或串行硬件上運(yùn)行。這種編程通過固件來完成，所以軟件不在FPGA上運(yùn)行而只用于固件需要時(shí)的初始化加載和更新。FPGA作為中央處理和控制單元的其他優(yōu)點(diǎn)對于本領(lǐng)域技術(shù)人員來說是顯而易見的，其中進(jìn)程或功能可獨(dú)立啟用或禁用以及更新而不影響其他功能。優(yōu)點(diǎn)包括靈活性、能夠在不需要的時(shí)候關(guān)閉進(jìn)程以節(jié)能而不影響其他進(jìn)程、能夠打開和關(guān)閉用于不同PIC設(shè)計(jì)和應(yīng)用的進(jìn)程、或者根據(jù)用戶擁有的對于模塊的使用和付費(fèi)預(yù)定級別來啟用或禁用進(jìn)程等許多其他優(yōu)點(diǎn)。FPGA的架構(gòu)、編譯碼方法、制造和操作比用在基于微處理器或微控制器的架構(gòu)中的復(fù)雜軟件代碼更高效且更易于調(diào)試。另外，控制和/或數(shù)據(jù)可通過FPGA運(yùn)行，借助部分電路開啟和關(guān)閉來節(jié)能而不影響其他進(jìn)程和數(shù)據(jù)。在FPGA中進(jìn)程和代碼開發(fā)、調(diào)試和實(shí)施的方式比在復(fù)雜軟件驅(qū)動(dòng)的順序狀態(tài)機(jī)中更高效且更易于調(diào)試。另外，輔助輸入/輸出功能及ASIC電路可更緊密地集成，或者甚至與FPGA集成到所謂混合信號可編程包中。[0041 ] 術(shù)語MAC的意思是介質(zhì)訪問控制，在本文中也指介質(zhì)訪問控制(MAC)層，是指控制高級數(shù)據(jù)如何訪問物理層和通信通道及網(wǎng)絡(luò)的數(shù)據(jù)處理級別。數(shù)據(jù)能夠到達(dá)PHY層和網(wǎng)絡(luò)以及從PHY層和網(wǎng)絡(luò)離開的方式是通過在PHY層之上某層的介質(zhì)訪問控制(MAC)層來處理的。
[0042]術(shù)語PHY是指數(shù)據(jù)在物理層上通信的手段，例如光纖之于同軸電纜，光纖的類型、通信距離、比特率和物理通信介質(zhì)的其他屬性必須在PHY層處理。通過將PHY和MAC層去耦，特定的MAC層可在多個(gè)PHY層或系統(tǒng)中的一個(gè)上進(jìn)行通信。反之亦然，PHY層可穿過多個(gè)不同MAC層重復(fù)利用，提供許多經(jīng)濟(jì)效益和其它效益及技術(shù)再利用。
[0043]現(xiàn)在參照圖1至圖2和圖3至圖8，示出了示例裝置和組件及系統(tǒng)的圖示，其中相同的數(shù)字指代相同的元素。
[0044]現(xiàn)在參照圖1，示出了示例模塊I的圖示。模塊I為包括根據(jù)本發(fā)明的控制系統(tǒng)的可編程光學(xué)裝置。圖1中示出的示例模塊I為常規(guī)單通道或多通道的固定或可調(diào)諧波長的可調(diào)模塊，通過作為XFP或SFP包的示例方式示出。然而，本領(lǐng)域技術(shù)人員將會(huì)理解，該模塊I (有時(shí)指為形式因素)可為轉(zhuǎn)發(fā)器、標(biāo)準(zhǔn)的或自定義的或用在光學(xué)通信中的其他光學(xué)裝置中的任何裝置。在模塊I內(nèi)有多個(gè)部件和組件以實(shí)現(xiàn)在電子和光學(xué)之間轉(zhuǎn)換數(shù)據(jù)的收發(fā)器功能。這些部件和組件包括但不限于數(shù)字和模擬電路及發(fā)送器驅(qū)動(dòng)接口和連接元件4、電路板9和連接器10、接收器接口和連接元件5、通過光學(xué)輸出7進(jìn)行光學(xué)數(shù)據(jù)通信的發(fā)送器組件如發(fā)送器光學(xué)組件(TOSA) 2及其等同物、通過光學(xué)輸入信號8接收光學(xué)數(shù)據(jù)的接收器光學(xué)組件(ROSA) 3及其等同物，以及控制系統(tǒng)6。R0SA3包括將光學(xué)信號轉(zhuǎn)換為電信號的光電探測器、如跨阻放大器那樣將探測到的信號轉(zhuǎn)換為電壓的電子元件以及放大器電子元件和用于從輸入信號恢復(fù)數(shù)據(jù)和時(shí)鐘的其他電子元件和/或光學(xué)器件。TOSA 2和ROSA 3也包括光學(xué)連接元件以啟用待連接的光纖作為輸入光纖7和輸出光纖8用于收發(fā)器模塊通信至外線卡或其他電子元件11。對于本領(lǐng)域技術(shù)人員而言，可有本文中未描述的其他功能，如在第12/945，264號和第13/866，784號美國專利申請中所描述的那些，通過引用其全文將該申請并入本文。
[0045]控制系統(tǒng)6是本發(fā)明光學(xué)系統(tǒng)的核心處理構(gòu)件，并且控制系統(tǒng)6是模塊I與主板12(未示出)之間主要的監(jiān)測和控制通信接口 10。控制系統(tǒng)6與主板進(jìn)行電通信并包括具有處理能力的控制電路。另外，控制系統(tǒng)6對光學(xué)裝置和用在模塊中以支持必需的通信和規(guī)格的其他裝置中的控制和/或監(jiān)測信號進(jìn)行取樣，并將至少一部分控制或監(jiān)測信號通信至主板?？刂葡到y(tǒng)6可具有內(nèi)置時(shí)鐘和/或數(shù)據(jù)恢復(fù)及有限或廣泛的處理能力?？刂葡到y(tǒng)6能夠?qū)δKI中的多種模擬和數(shù)字控制和監(jiān)測信號進(jìn)行取樣，并將其通信至主板。優(yōu)選地，控制系統(tǒng)6包括作為可編程中央處理工程的FPGA和用于結(jié)合監(jiān)測和處理電路的ASIC，特別地，ASIC用于將特定功能并入控制系統(tǒng)6，如ADC和DAC以及其他擴(kuò)充FPGA可編程方面的功能。雖然本文將控制系統(tǒng)6、FPGA和ASIC部件作為獨(dú)立模塊示出，但本領(lǐng)域技術(shù)人員會(huì)理解控制系統(tǒng)6的獨(dú)立部件可并入至多芯片集成模塊或者單片集成在模塊或其他光學(xué)裝置上。
[0046]雖然上述發(fā)明是關(guān)于模塊或形式因素的描述，但是發(fā)明可并入光纖收發(fā)器的替代形式。在此實(shí)施方式中，可編程光學(xué)裝置(例如可編程收發(fā)器)或其部件直接安裝至電路板、線卡或通信系統(tǒng)的子卡。此實(shí)施方式的優(yōu)點(diǎn)是提高通信密度和集成度。
[0047]現(xiàn)在參照圖2，根據(jù)本發(fā)明另一實(shí)施方式，在主板12上示出了兩個(gè)示例性可編程光學(xué)模塊，如SFP 13和XFP 14形式因素。可編程光學(xué)模塊13和14包括本發(fā)明的控制系統(tǒng)，如上文關(guān)于圖1的描述。在此實(shí)施方式中，如圖1中所示，在SFP 13或XFP 14與主板12之間設(shè)有SerDes電路15，以將較低比特率通信量聚合至光學(xué)輸出接口的較高線速。根據(jù)圖2中所示的實(shí)施方式，在主板12和SerDes 15之間設(shè)有PHY 16。PHY 16能夠執(zhí)行的功能包括但不限于變速器功能、協(xié)議適配、加擾和解擾、編碼和解碼。本領(lǐng)域技術(shù)人員將理解，本公開可有未列出的其他功能。在發(fā)明的此實(shí)施方式中，PHY 16和SerDes 15層能夠基于模塊類型置于模塊內(nèi)或模塊外。對本領(lǐng)域技術(shù)人員而言，可有未列出的其他實(shí)施方式。
[0048]現(xiàn)在參照圖3，示出了現(xiàn)有技術(shù)形式因素的示例，XFP模塊17。形式因素17具有上電時(shí)確保裝置所有部件以正確順序上電的定序電路18。帶有內(nèi)置跨阻放大器(TIA) 19的接收器光學(xué)組件(ROSA)將接收的光學(xué)信號轉(zhuǎn)換為電信號。電信號發(fā)送至?xí)r鐘數(shù)據(jù)恢復(fù)(CDR)和限幅放大器22，并發(fā)送至主板。通過⑶R/均衡器23從主板接收該發(fā)送信號，該⑶R/均衡器23能夠執(zhí)行的功能包括但不限于輸出接口與主板之間的定時(shí)和由于接口傳輸限制造成的信號均衡。串聯(lián)的激光控制電路24控制激光器和發(fā)送器光學(xué)組件(TOSA) 20的行為，該TOSA 20促進(jìn)電子數(shù)據(jù)轉(zhuǎn)換為用于傳輸?shù)墓鈱W(xué)信號。
[0049]如圖3所示的現(xiàn)有技術(shù)中裝置的圖示，將順序機(jī)如微處理器或微控制器21用作主要控制元件。主要控制元件接合至其他元件，如ASIC，或可能接合至形式因素外的FPGA。本發(fā)明利用FPGA作為中央控制系統(tǒng)，能夠?qū)嵤┎⑿羞M(jìn)程并接合多種數(shù)據(jù)及數(shù)字模擬控制功能和衡量標(biāo)準(zhǔn)。FPGA以門級邏輯實(shí)施算法、數(shù)字處理、模擬處理、模擬數(shù)字電路及信號處理和調(diào)節(jié)功能。因此FPGA的固有優(yōu)點(diǎn)就是作為中央控制元件其設(shè)計(jì)、編碼、更新、調(diào)試和操作特性都超過順序機(jī)。其他優(yōu)點(diǎn)還包括能夠開啟和關(guān)閉特征和功能而不影響其他功能以降低能耗、復(fù)雜性以及利用可編程和再編程方面以使其架構(gòu)的設(shè)計(jì)和操作比基于微處理器或微控制器設(shè)計(jì)的現(xiàn)有技術(shù)更靈活。
[0050]現(xiàn)在參照圖4，示出了根據(jù)本發(fā)明另一實(shí)施方式的示例性模塊I。模塊I是可編程光學(xué)裝置，可為單通道或多通道的固定或可調(diào)諧波長的可調(diào)模塊，通過作為XFP或SFP包的示例方式示出。然而，如本領(lǐng)域技術(shù)人員所理解，有時(shí)被稱為形式因素，該模塊I可為任何標(biāo)準(zhǔn)的或自定義的可插拔轉(zhuǎn)發(fā)器。在模塊I內(nèi)有多個(gè)部件以實(shí)現(xiàn)在電子和光學(xué)之間轉(zhuǎn)換數(shù)據(jù)的收發(fā)器功能。這些部件和組件包括但不限于數(shù)字和模擬電路4及電路板9和連接器10、發(fā)送器驅(qū)動(dòng)接口和連接元件4、接收器接口和連接元件5、發(fā)送器組件如發(fā)送器光學(xué)組件(TOSA) 2及接收器光學(xué)組件0?054)3和？?6八/^51(:控制電路25。FPGA/ASIC控制電路25為模塊I和主板12 (未示出)之間的主要監(jiān)測和控制通信接口 10。FPGA/ASIC控制電路25能夠具有內(nèi)置或外置時(shí)鐘和/或時(shí)鐘數(shù)據(jù)恢復(fù)以及包括信號處理和/或數(shù)據(jù)處理的高級處理能力。本領(lǐng)域技術(shù)人員可理解，可有不同組合的FPGA和/或ASIC群集用于FPGA/ASIC25。這可包括但不限于只有FPGA或只有ASIC或ASIC和FPGA的組合，既可獨(dú)立也可集成。R0SA3包括將光學(xué)信號轉(zhuǎn)換為電信號的光電探測器、如跨阻放大器那樣將探測信號轉(zhuǎn)換為電壓的電子元件以及放大器電子元件和用于從輸入信號恢復(fù)數(shù)據(jù)和時(shí)鐘的其他電子元件和/或光學(xué)器件。TOSA 2和ROSA 3也包括光學(xué)連接元件以啟用待連接的光纖作為輸入和輸出光纖用于收發(fā)器模塊。對于本領(lǐng)域技術(shù)人員而言，可有本文中未描述的其他功能。
[0051]現(xiàn)在參照圖5、6、7和8，示出了根據(jù)本發(fā)明的控制系統(tǒng)，包括根據(jù)本發(fā)明的控制系統(tǒng)的控制和處理電路的多個(gè)實(shí)施方式。控制和處理電路可實(shí)施到諸如轉(zhuǎn)發(fā)器和其他光學(xué)裝置和組件