信號傳送裝置制造方法
【專利摘要】具備：調(diào)制信號變換電路(1)，按照發(fā)送數(shù)據(jù)生成使用了占空比50％的曼徹斯特碼的調(diào)制信號；時鐘生成電路(6)，生成相對調(diào)制信號的上升沿或者下降沿具有延遲量的時鐘；以及數(shù)據(jù)檢測電路(5)，與時鐘同步地進行調(diào)制信號的采樣處理來生成接收數(shù)據(jù)。調(diào)制信號變換電路(1)組合占空比50％的曼徹斯特碼來生成調(diào)制信號，因此無論發(fā)送數(shù)據(jù)是什么，占空比始終為50％，在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置。因而，具有在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置、能夠以簡單的電路結(jié)構(gòu)獲得良好的通信品質(zhì)的效果。
【專利說明】信號傳送裝置

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種用于有線或者無線通信裝置等中的信號傳送裝置。

【背景技術(shù)】
[0002]圖14是表示例如下述非專利文獻I所示的以往的信號傳送裝置的結(jié)構(gòu)圖。
[0003]圖14所示的信號傳送裝置在發(fā)送系統(tǒng)中由脈寬調(diào)制電路101以及發(fā)送用頻率變換電路102構(gòu)成。
[0004]另外，在經(jīng)由傳送通路的接收系統(tǒng)中，由接收用頻率變換電路103以及解碼電路104構(gòu)成，解碼電路104由數(shù)據(jù)檢測電路105以及延遲電路(延遲量τ = 0.5Τ) 106構(gòu)成。
[0005]接著說明動作。
[0006]在發(fā)送系統(tǒng)中，將周期T的發(fā)送數(shù)據(jù)(“O”或者“I”)輸入到脈寬調(diào)制電路101，生成與發(fā)送數(shù)據(jù)相應(yīng)的脈寬的調(diào)制信號(PWM信號)，通過發(fā)送用頻率變換電路102變換為所期望的載波頻率而發(fā)送。
[0007]這里，將發(fā)送數(shù)據(jù)為“O”的脈寬設(shè)為0.5Τ以下(例如0.25Τ)，發(fā)送數(shù)據(jù)為“I”的脈寬設(shè)為0.5Τ以上(例如0.75Τ)。
[0008]在接收系統(tǒng)中，將通過接收用頻率變換電路103頻率變換為基帶的PWM信號輸入到解碼電路104。
[0009]在解碼電路104中，將由延遲電路106提供0.5Τ的時間延遲的PWM信號作為時鐘，由與時鐘的上升沿同步地進行動作的數(shù)據(jù)檢測電路105來進行PWM信號的采樣，獲得接收數(shù)據(jù)。
[0010]圖15中示出了發(fā)送數(shù)據(jù)、PWM信號、時鐘、接收數(shù)據(jù)的時間波形的一個例子。
[0011]如以上所說明的那樣，在以往的信號傳送裝置中，將接收到的PWM信號作為時鐘來使用，由此能夠不使用如下述專利文獻I所公開那樣的時鐘生成電路地獲得接收數(shù)據(jù)。
[0012]專利文獻1:日本特開昭64-13820號公報
[0013]非專利文獻1:D.Cheewasrirungraung, “A Mult1-Gigabit DLL-based CMOSPWM Demodulator Using Delay Vernier Sampler,，，2010 Internat1nal ConferenceonECT1-CON.


【發(fā)明內(nèi)容】

[0014]以往的信號傳送裝置如以上那樣構(gòu)成，因此PWM信號的脈寬根據(jù)發(fā)送數(shù)據(jù)(“O”或者“I”)而不同，因此由于數(shù)據(jù)的序列(例如連續(xù)地“O”或者“I”持續(xù))，在接收系統(tǒng)的PWM信號中產(chǎn)生DC偏置。
[0015]當(dāng)DC偏置變大時，數(shù)據(jù)檢測電路105發(fā)生誤動作，結(jié)果存在無法獲得正確的接收數(shù)據(jù)的課題。
[0016]本發(fā)明是為了如上所述的課題而作出的，其目的在于實現(xiàn)一種信號傳送裝置，能夠在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置，以簡單的電路結(jié)構(gòu)獲得良好的通信品質(zhì)。
[0017]本發(fā)明的信號傳送裝置具備:調(diào)制信號生成單元，按照發(fā)送數(shù)據(jù)生成使用了占空比50%的曼徹斯特碼的調(diào)制信號；時鐘生成單元，生成相對調(diào)制信號的上升沿或者下降沿具有延遲量的時鐘；以及數(shù)據(jù)檢測單元，與時鐘同步地進行調(diào)制信號的采樣處理，生成接收數(shù)據(jù)。
[0018]根據(jù)本發(fā)明，調(diào)制信號生成單元組合占空比50%的曼徹斯特碼來生成調(diào)制信號，因此無論發(fā)送數(shù)據(jù)是什么，占空比始終為50%，在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置。
[0019]因而，在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置，具有能夠以簡單的電路結(jié)構(gòu)來獲得良好的通信品質(zhì)的效果。

【專利附圖】

【附圖說明】
[0020]圖1是表示本發(fā)明的實施方式I的信號傳送裝置的結(jié)構(gòu)圖。
[0021]圖2是表示各種信號的時間波形的時序圖。
[0022]圖3是表示(α為0.5Τ以上IT以下的情況下的)調(diào)制信號的生成算法的流程圖。
[0023]圖4是表示(α為1?'以上1.5Τ以下的情況下的)調(diào)制信號的生成算法的流程圖。
[0024]圖5是表示(α為1.5Τ以上2Τ以下、開始信號為曼徹斯特碼“I”的情況下的)調(diào)制信號的生成算法的流程圖。
[0025]圖6是表示(α為1.5Τ以上2Τ以下、開始信號為曼徹斯特碼“O”的情況下的)調(diào)制信號的生成算法的流程圖。
[0026]圖7是表示本發(fā)明的實施方式2的信號傳送裝置的時鐘生成電路的結(jié)構(gòu)圖。
[0027]圖8是表示各種信號的時間波形的時序圖。
[0028]圖9是表示調(diào)制信號的生成算法的流程圖。
[0029]圖10是表示本發(fā)明的實施方式2的信號傳送裝置的其它時鐘生成電路的結(jié)構(gòu)圖。
[0030]圖11是表示本發(fā)明的實施方式3的信號傳送裝置的結(jié)構(gòu)圖。
[0031]圖12是表示各種信號的時間波形的時序圖。
[0032]圖13是表示調(diào)制信號的生成算法的流程圖。
[0033]圖14是表示以往的信號傳送裝置的結(jié)構(gòu)圖。
[0034]圖15是表不各種信號的時間波形的時序圖。
[0035]附圖標(biāo)記說明
[0036]1:調(diào)制信號變換電路(調(diào)制信號生成單元);2:發(fā)送用頻率變換電路(第I頻率變換電路)；3:接收用頻率變換電路(第2頻率變換電路)；4、30:解碼電路；5:數(shù)據(jù)檢測電路(數(shù)據(jù)檢測單元)；6、10、20:時鐘生成電路(時鐘生成單元)；11:開關(guān)；12:反相器(第I反相器)；13:單脈沖生成電路；14:反相器(第2反相器)；15:開關(guān)控制電路；31:反相器。

【具體實施方式】
[0037]下面，為了更詳細地說明本發(fā)明，參照【專利附圖】

【附圖說明】用于實施本發(fā)明的方式。
[0038]實施方式1.
[0039]圖1是表示本發(fā)明的實施方式I的信號傳送裝置的結(jié)構(gòu)圖。
[0040]圖1所示的信號傳送裝置在發(fā)送系統(tǒng)中包括:按照發(fā)送數(shù)據(jù)生成使用了占空比50%的曼徹斯特碼的調(diào)制信號的調(diào)制信號變換電路(調(diào)制信號生成單元)1、以及將由調(diào)制信號變換電路I生成的調(diào)制信號變換為所期望的搬送頻率的發(fā)送用頻率變換電路(第I頻率變換電路)2。
[0041]另外，在經(jīng)過了傳送通路的接收系統(tǒng)中包括:將通過發(fā)送用頻率變換電路2變換為所期望的搬送頻率的調(diào)制信號變換為基帶頻率的接收用頻率變換電路(第2頻率變換電路)3、以及對通過接收用頻率變換電路3變換為基帶頻率的調(diào)制信號進行解碼的解碼電路4。
[0042]而且，解碼電路4包括:生成相對調(diào)制信號的上升沿或者下降沿具有延遲量的時鐘的時鐘生成電路(時鐘生成單元)6、以及與由時鐘生成電路6所生成的時鐘同步地進行調(diào)制信號的采樣處理來生成接收數(shù)據(jù)的數(shù)據(jù)檢測電路(數(shù)據(jù)檢測單元)5。
[0043]在圖1的例子中，假定作為信號傳送裝置的結(jié)構(gòu)要素的調(diào)制信號變換電路1、發(fā)送用頻率變換電路2、接收用頻率變換電路、以及解碼電路4例如由安裝了微型計算機等的半導(dǎo)體電路基板等硬件構(gòu)成。
[0044]接著說明動作。
[0045]在發(fā)送系統(tǒng)中，將周期T的發(fā)送數(shù)據(jù)(“O”或者“I”)輸入到調(diào)制信號變換電路1，按照發(fā)送數(shù)據(jù)生成使用了占空比50%的曼徹斯特碼的調(diào)制信號，通過發(fā)送用頻率變換電路2變換為所期望的載波頻率來發(fā)送。
[0046]此外，調(diào)制信號的生成算法在圖3?圖6中示出。
[0047]在接收系統(tǒng)中，將通過接收用頻率變換電路3頻率變換為基帶的調(diào)制信號輸入到解碼電路4。
[0048]在解碼電路4中，通過時鐘生成電路6將對調(diào)制信號的上升沿提供了 a T的時間延遲的信號設(shè)為時鐘，通過數(shù)據(jù)檢測電路5與時鐘的上升沿同步地進行調(diào)制信號的采樣，獲得接收數(shù)據(jù)。
[0049]這里，α是0.5Τ以上IT以下、IT以上1.5Τ以下、以及1.5Τ以上2Τ以下這三個范圍內(nèi)的值。
[0050]圖2中示出了 α = 0.75Τ的情況下的發(fā)送數(shù)據(jù)、調(diào)制信號、時鐘、接收數(shù)據(jù)的時間波形的一個例子。
[0051]在調(diào)制信號變換電路I中，首先作為開始信號輸出占空比50%的曼徹斯特碼，開始信號之后輸出按照發(fā)送數(shù)據(jù)所生成的調(diào)制信號。
[0052]時鐘相對接收到的調(diào)制信號有0.75Τ的時間延遲，時鐘的上升沿處的調(diào)制信號的值成為接收數(shù)據(jù)。
[0053]該接收數(shù)據(jù)的值維持到有下一個時鐘的上升為止。
[0054]如圖2所示，能夠通過實施方式I的信號傳送裝置來正確地傳送數(shù)據(jù)。
[0055]圖3中表示α為0.5Τ以上IT以下的情況下的調(diào)制信號的生成算法。
[0056]首先，作為開始信號輸出占空比50%的曼徹斯特碼“I” (步驟STl)。
[0057]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST2 ?ST7)。
[0058]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST3)，輸出占空比50%的曼徹斯特碼“I”(步驟 ST4)。
[0059]在發(fā)送數(shù)據(jù)為“I”的情況下，在占空比50%的曼徹斯特碼“O” (步驟ST5)之后輸出占空比50%的曼徹斯特碼“ I”(步驟ST6)。
[0060]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止重復(fù)進行從發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST7)。
[0061]圖4中示出了 α為IT以上1.5Τ以下的情況下的調(diào)制信號的生成算法。
[0062]首先，作為開始信號輸出占空比50%的曼徹斯特碼“I”(步驟STl I)。
[0063]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST12 ?ST17)。
[0064]在發(fā)送數(shù)據(jù)為O的情況下(步驟ST13)，在占空比50%的曼徹斯特碼“O” (步驟ST14)之后輸出占空比50%的曼徹斯特碼“I”(步驟ST15)。
[0065]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST13)，輸出占空比50%的曼徹斯特碼“I” (步驟 ST16)。
[0066]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止重復(fù)進行從發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST17)。
[0067]圖5和圖6中示出了 α為1.5Τ以上2Τ以下的情況下的調(diào)制信號的生成算法。
[0068]在圖5中，說明開始信號為占空比50%的曼徹斯特碼“I”的情況。
[0069]首先，作為開始信號輸出占空比50%的曼徹斯特碼“I”(步驟ST21)。
[0070]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST22 ?ST35)。
[0071]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST23)，在占空比50%的曼徹斯特碼“O” (步驟ST24)之后輸出占空比50%的曼徹斯特碼“I” (步驟ST25)。
[0072]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST23)，在占空比50%的曼徹斯特碼“O” (步驟ST26)之后輸出占空比50%的曼徹斯特碼“O” (步驟ST27)。
[0073]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST29)，進行從圖5的左側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST22?ST28)。
[0074]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST29)，進行從圖5的右側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST30?ST34)。
[0075]說明從圖5的右側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST30?ST34)。
[0076]在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST31)，輸出占空比50%的曼徹斯特碼 “O”(步驟 ST32)。
[0077]在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST31)，輸出占空比50%的曼徹斯特碼 “I”(步驟 ST33)。
[0078]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST35)，進行從圖5的右側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST30?ST34)。
[0079]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST35)，進行從圖5的左側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST22?ST28)。
[0080]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止，重復(fù)進行所述說明的動作(步驟ST22?ST35)(步驟 ST28、ST34)。
[0081]在圖6中，說明開始信號為占空比50%的曼徹斯特碼“O”的情況。
[0082]首先，作為開始信號輸出占空比50%的曼徹斯特碼“O” (步驟ST41)。
[0083]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST42 ?ST45)。
[0084]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST43)，輸出占空比50%的曼徹斯特碼“O” (步驟 ST44)。
[0085]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST43)，輸出占空比50%的曼徹斯特碼“I” (步驟 ST45)。
[0086]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST47)，進行從圖6的右側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST42?ST46)。
[0087]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST47)，進行從圖6的左側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST48?ST54)。
[0088]說明從圖6的左側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST48?ST54)。
[0089]在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST49)，在占空比50%的曼徹斯特碼“O” (步驟ST50)之后輸出占空比50%的曼徹斯特碼“I” (步驟ST51)。
[0090]在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST49)，在占空比50%的曼徹斯特碼“O” (步驟ST52)之后輸出占空比50%的曼徹斯特碼“O” (步驟ST53)。
[0091]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST55)，進行從圖6的左側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST48?ST54)。
[0092]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST55)，進行從圖6的右側(cè)的發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST42?ST46)。
[0093]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止，重復(fù)進行所述說明的動作(步驟ST41?ST55)(步驟 ST46、ST54)。
[0094]根據(jù)以上的說明，在本實施方式I中，調(diào)制信號變換電路I組合占空比50 %的曼徹斯特碼而生成調(diào)制信號，因此無論發(fā)送數(shù)據(jù)是什么，占空比始終為50%，因此在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置。
[0095]因而，能夠在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置，以簡單的電路結(jié)構(gòu)獲得良好的通/[目品質(zhì)。
[0096]另外，以往的圖14中的脈寬調(diào)制電路101的動作時鐘根據(jù)脈寬的設(shè)定分辨率而高于 0.5T。
[0097]即，存在脈寬調(diào)制電路101的功耗變大、脈寬調(diào)制電路101的電路結(jié)構(gòu)變得復(fù)雜等課題。
[0098]與此相對，實施方式I的圖1中的調(diào)制信號變換電路I的動作時鐘固定為0.5T，因此與脈寬調(diào)制電路101相比電路結(jié)構(gòu)變得簡單，功耗變小。
[0099]因而，能夠以更簡單的電路結(jié)構(gòu)獲得良好的通信品質(zhì)。
[0100]在本實施方式I中，沒有詳細敘述時鐘生成電路6，但是即使是使用了延遲元件的模擬電路、或者使用了計數(shù)器的數(shù)字電路也起到相同的效果。
[0101]實施方式2.
[0102]在所述實施方式I的信號傳送裝置中，能夠通過組合了占空比50%的曼徹斯特碼的調(diào)制信號來進行不包含DC偏置的信號傳送。
[0103]但是，如果基于圖3?圖6所示的調(diào)制信號的生成算法，調(diào)制信號的數(shù)據(jù)長度根據(jù)發(fā)送數(shù)據(jù)的值而變化。
[0104]在本實施方式2中，示出在α為0.5Τ以上IT以下的情況下無論發(fā)送數(shù)據(jù)的值是什么調(diào)制信號的數(shù)據(jù)長度都相同的信號傳送裝置。
[0105]圖7是表示本發(fā)明的實施方式2的時鐘生成電路10的結(jié)構(gòu)圖。
[0106]圖7所示的時鐘生成電路10包括:根據(jù)開關(guān)控制信號來切換所輸入的調(diào)制信號的輸出路徑的開關(guān)11、輸出來自開關(guān)11的一個輸出被翻轉(zhuǎn)后的值的反相器(第I反相器)12、與來自開關(guān)11的另一個輸出以及來自反相器12的輸出同步地輸出規(guī)定時間寬度的脈沖的單脈沖生成電路13、將來自單脈沖生成電路13的輸出被翻轉(zhuǎn)后的值作為時鐘而輸出的反相器(第2反相器)14、以及與來自反相器14的時鐘同步地對所輸入的調(diào)制信號進行采樣處理來生成開關(guān)控制信號的開關(guān)控制電路15。
[0107]接著說明動作。
[0108]開關(guān)11按照來自開關(guān)控制電路15的開關(guān)控制信號來選擇輸出路徑。
[0109]這里，在來自開關(guān)控制電路15的開關(guān)控制信號為“O”的情況下開關(guān)11成為連接到單脈沖生成電路13的路徑、在來自開關(guān)控制電路15的開關(guān)控制信號為“I”的情況下開關(guān)11成為連接到反相器12的路徑。
[0110]反相器12將翻轉(zhuǎn)后的輸入值(如果是“O”則為“1”，如果是“I”則為“O”)輸出到單脈沖生成電路13。
[0111]單脈沖生成電路13每當(dāng)輸入信號的上升沿時輸出一次脈寬a T的脈沖。
[0112]反相器14翻轉(zhuǎn)來自單脈沖生成電路13的輸出，作為時鐘輸出到外部和開關(guān)控制電路15。
[0113]開關(guān)控制電路15與時鐘的上升同步地進行調(diào)制信號的采樣，將采樣時的值輸出到開關(guān)11。
[0114]圖8中示出了發(fā)送數(shù)據(jù)、調(diào)制信號、單脈沖生成電路13輸出、時鐘、開關(guān)控制電路15輸出的時間波形的一個例子。
[0115]在調(diào)制信號變換電路I中，為了初始化開關(guān)，輸出周期IT的“I”和周期IT的“0”，接著作為開始信號輸出占空比50%的曼徹斯特碼，在開始信號之后輸出按照發(fā)送數(shù)據(jù)所生成的調(diào)制信號。
[0116]單脈沖生成電路13通過由開關(guān)控制電路15、開關(guān)11、以及反相器12構(gòu)成的電路，與調(diào)制信號的上升沿或者下降沿同步地輸出脈寬0.75Τ的脈沖。
[0117]從反相器14輸出的時鐘成為將來自單脈沖生成電路13的輸出翻轉(zhuǎn)后的波形。
[0118]開關(guān)控制電路15與時鐘的上升沿同步地進行調(diào)制信號的采樣。采樣的值維持到有下一個時鐘的上升為止。
[0119]開關(guān)控制電路15進行與數(shù)據(jù)檢測電路5相同的動作，因此開關(guān)控制電路15的輸出成為解碼了的接收數(shù)據(jù)。
[0120]如圖7所示，能夠通過實施方式2的信號傳送裝置來正確地傳送數(shù)據(jù)。
[0121]圖9中表示調(diào)制信號的生成算法。
[0122]首先，作為開關(guān)初始化信號輸出周期IT的“I”和周期IT的“O”(步驟ST61)。
[0123]然后，作為開始信號輸出占空比50%的曼徹斯特碼“I”(步驟ST62)。
[0124]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST63 ?ST67)。
[0125]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST64)，輸出占空比50%的曼徹斯特碼“I” (步驟 ST65)。
[0126]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST64)，輸出占空比50%的曼徹斯特碼“O” (步驟 ST66)。
[0127]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止重復(fù)進行從發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST67)。
[0128]根據(jù)圖9所示的調(diào)制信號的生成算法，無論發(fā)送數(shù)據(jù)的值是什么，調(diào)制信號的數(shù)據(jù)長度都相同。
[0129]另外，調(diào)制信號是組合占空比50%的曼徹斯特碼而生成，因此無論發(fā)送數(shù)據(jù)是什么，占空比始終為50%，因此不產(chǎn)生DC偏置。
[0130]在圖7所示的時鐘生成電路10中，使用開關(guān)控制電路15來進行調(diào)制信號的采樣，決定了開關(guān)11的輸出路徑。
[0131]如圖7的說明中所述，開關(guān)控制電路15和數(shù)據(jù)檢測電路5為相同的動作，因此即使構(gòu)成為如圖10所示的時鐘生成電路10那樣，將作為數(shù)據(jù)檢測電路5的輸出的接收數(shù)據(jù)輸入到開關(guān)11，也起到相同的效果。
[0132]根據(jù)以上的說明，在本實施方式2中，除了所述實施方式I的效果之外，在α為
0.5Τ以上IT以下的情況下，無論發(fā)送數(shù)據(jù)的值是什么，都能夠?qū)⒄{(diào)制信號的數(shù)據(jù)長度設(shè)為相同。
[0133]實施方式3.
[0134]在所述實施方式2的信號傳送裝置中，示出了在α為0.5Τ以上IT以下的情況下無論發(fā)送數(shù)據(jù)的值是什么，調(diào)制信號的數(shù)據(jù)長度都相同的信號傳送裝置。
[0135]但是，在圖9所示的調(diào)制信號的生成算法中，使用了成為與發(fā)送數(shù)據(jù)相反的占空比50 %的曼徹斯特碼(在發(fā)送數(shù)據(jù)為“O”的情況下曼徹斯特碼為“ I ”、在發(fā)送數(shù)據(jù)為“ I ”的情況下曼徹斯特碼為“O”)。
[0136]在本實施方式3中，示出了使用與發(fā)送數(shù)據(jù)相同的曼徹斯特碼的信號傳送裝置。
[0137]圖11是示出了本發(fā)明的實施方式3的信號傳送裝置的結(jié)構(gòu)圖。
[0138]圖11所示的信號傳送裝置包括:在接收系統(tǒng)的解碼電路30中在數(shù)據(jù)檢測電路5的后級設(shè)置了輸出將輸入的值進行翻轉(zhuǎn)的值的反相器31的結(jié)構(gòu)。
[0139]此外，在解碼電路30中，時鐘生成電路應(yīng)用在所述實施方式2中說明的時鐘生成電路10。
[0140]除此之外，與所述實施方式以相同標(biāo)記表示的部分表示相同或者相當(dāng)部分并省略說明。
[0141]接著說明動作。
[0142]其中，對于與所述實施方式I相同的動作省略說明。
[0143]反相器31翻轉(zhuǎn)來自數(shù)據(jù)檢測電路5的輸出，作為接收數(shù)據(jù)而輸出。
[0144]根據(jù)該翻轉(zhuǎn)動作，如圖13的調(diào)制信號的生成算法所示的那樣，使用與發(fā)送數(shù)據(jù)相同的曼徹斯特碼。
[0145]圖12中示出發(fā)送數(shù)據(jù)、調(diào)制信號、單脈沖生成電路13輸出、時鐘、開關(guān)控制電路15輸出的時間波形的一個例子。
[0146]在調(diào)制信號變換電路I中，為了初始化開關(guān)，輸出周期IT的“I”和周期IT的“0”，接著作為開始信號輸出占空比50%的曼徹斯特碼，在開始信號之后輸出按照發(fā)送數(shù)據(jù)所生成的調(diào)制信號。
[0147]單脈沖生成電路13通過由開關(guān)控制電路15、開關(guān)11、以及反相器12構(gòu)成的電路，與調(diào)制信號的上升沿或者下降沿同步地輸出脈寬0.75T的脈沖。
[0148]從反相器14輸出的時鐘成為將來自單脈沖生成電路13的輸出翻轉(zhuǎn)的波形。
[0149]開關(guān)控制電路15與時鐘的上升沿同步地進行調(diào)制信號的采樣。采樣的值維持到有下一個時鐘的上升為止。
[0150]開關(guān)控制電路15的輸出是將發(fā)送數(shù)據(jù)翻轉(zhuǎn)后的結(jié)果。
[0151]數(shù)據(jù)檢測電路5與開關(guān)控制電路15的動作相同，因此通過在數(shù)據(jù)檢測電路5的輸出設(shè)置反相器31，能夠獲得與發(fā)送數(shù)據(jù)相同的接收數(shù)據(jù)。
[0152]圖13中示出調(diào)制信號的生成算法。
[0153]首先，作為開關(guān)初始化信號，輸出周期IT的“I”和周期IT的“O”(步驟ST71)。
[0154]然后，作為開始信號輸出占空比50%的曼徹斯特碼“I”(步驟ST72)。
[0155]接著，輸出與所讀入的發(fā)送數(shù)據(jù)的值相應(yīng)的占空比50%的曼徹斯特碼(步驟ST73 ?ST77)。
[0156]在發(fā)送數(shù)據(jù)為“O”的情況下(步驟ST74)，輸出占空比50%的曼徹斯特碼“O” (步驟 ST75)。
[0157]在發(fā)送數(shù)據(jù)為“I”的情況下(步驟ST74)，輸出占空比50%的曼徹斯特碼“I” (步驟 ST76)。
[0158]直到全部發(fā)送數(shù)據(jù)的變換結(jié)束為止重復(fù)進行從發(fā)送數(shù)據(jù)的讀入到變換為止的動作(步驟ST77)。
[0159]根據(jù)圖13所示的調(diào)制信號的生成算法可知，無論發(fā)送數(shù)據(jù)的值是什么，調(diào)制信號的數(shù)據(jù)長度都相同。
[0160]另外，調(diào)制信號是組合占空比50%的曼徹斯特碼而生成，因此無論發(fā)送數(shù)據(jù)是什么，占空比始終為50%，因此不產(chǎn)生DC偏置。
[0161]在該調(diào)制信號的生成算法中，使用了與發(fā)送數(shù)據(jù)相對應(yīng)的占空比50%的曼徹斯特碼(在發(fā)送數(shù)據(jù)為“O”的情況下曼徹斯特碼為“0”，在發(fā)送數(shù)據(jù)為“I”的情況下曼徹斯特碼為 “ I ”)。
[0162]根據(jù)以上的說明，在本實施方式3中，除了所述實施方式I以及所述實施方式2的效果之外，還能夠使用與發(fā)送數(shù)據(jù)相同的曼徹斯特碼(在發(fā)送數(shù)據(jù)為“O”的情況下曼徹斯特碼為“O”、在發(fā)送數(shù)據(jù)為“I”的情況下曼徹斯特碼為“I”)。
[0163]此外，在所述實施方式3中，開關(guān)控制電路15和數(shù)據(jù)檢測電路5也成為相同的動作，因此構(gòu)成為如圖10所示那樣，將作為數(shù)據(jù)檢測電路5的輸出的接收數(shù)據(jù)輸入到開關(guān)11，也起到相同的效果。
[0164]另外，在所述實施方式3中，說明了將反相器31配置在數(shù)據(jù)檢測電路5的后級的情況。
[0165]雖然未圖示，但是將反相器31配置在數(shù)據(jù)檢測電路5的前級也起到相同的效果。
[0166]但是，在將作為數(shù)據(jù)檢測電路5的輸出的接收數(shù)據(jù)輸入到開關(guān)11的情況下，需要翻轉(zhuǎn)開關(guān)11的路徑設(shè)定(在數(shù)據(jù)檢測電路5的輸出為“O”的情況下，開關(guān)11成為連接到反相器12的路徑，在數(shù)據(jù)檢測電路5的輸出為“I”的情況下，開關(guān)11成為連接到單脈沖生成電路13的路徑)。
[0167]而且，在所述實施方式3中，作為開關(guān)初始化信號輸出了周期IT的“I”和周期IT的“O”。即使該開關(guān)初始化信號的“I”和“O”的周期是0.5T的整數(shù)倍也起到相同的效果。
[0168]另外，“I”和“O”的周期既可以相同也可以不同。
[0169]此外，本申請發(fā)明能夠在該發(fā)明的范圍內(nèi)進行各實施方式的自由組合、或者各實施方式的任意結(jié)構(gòu)要素的變形、或者在各實施方式中省略任意的結(jié)構(gòu)要素。
[0170]本發(fā)明的信號傳送裝置具備:調(diào)制信號生成單元，按照發(fā)送數(shù)據(jù)生成使用了占空比50%的曼徹斯特碼的調(diào)制信號；時鐘生成單元，生成相對調(diào)制信號的上升沿或者下降沿具有延遲量的時鐘；以及數(shù)據(jù)檢測單元，與時鐘同步地進行調(diào)制信號的采樣處理而生成接收數(shù)據(jù)，具有在接收系統(tǒng)的調(diào)制信號中不產(chǎn)生DC偏置，能夠以簡單的電路結(jié)構(gòu)獲得良好的通信品質(zhì)的效果，因此適合用于有線或者無線通信裝置等中。
【權(quán)利要求】
1.一種信號傳送裝置，其特征在于，具備: 調(diào)制信號生成單元，按照發(fā)送數(shù)據(jù)生成使用了占空比50%的曼徹斯特碼的調(diào)制信號；時鐘生成單元，生成相對通過所述調(diào)制信號生成單元所生成的調(diào)制信號的上升沿或者下降沿具有延遲量的時鐘；以及 數(shù)據(jù)檢測單元，與通過所述時鐘生成單元所生成的時鐘同步地進行通過所述調(diào)制信號生成單元所生成的調(diào)制信號的采樣處理，生成接收數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為0.5T以上IT以下的情況下， 所述調(diào)制信號生成單元輸出占空比50%的曼徹斯特碼“ I ”作為開始信號，進行發(fā)送數(shù)據(jù)的讀入，在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“ I ”，在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下，輸出占空比50%的曼徹斯特碼“O”和占空比50%的曼徹斯特碼“1”，直到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止重復(fù)從發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
3.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為IT以上1.5T以下的情況下， 所述調(diào)制信號生成單元輸出占空比50%的曼徹斯特碼“I”作為開始信號，進行發(fā)送數(shù)據(jù)的讀入，在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“O”和占空比50%的曼徹斯特碼“1”，在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下，輸出占空比50%的曼徹斯特碼“1”，直到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止重復(fù)從發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
4.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為1.5T以上2T以下的情況下， 所述調(diào)制信號生成單元輸出占空比50%的曼徹斯特碼“I”作為開始信號， 在將從第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作、和從第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作中的某個重復(fù)到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止的動作之中，在第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作中，是如下動作: 進行發(fā)送數(shù)據(jù)的讀入， 在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“O”和占空比50 %的曼徹斯特碼“1”， 在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下，連續(xù)輸出2次占空比50%的曼徹斯特碼“0”，在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下跳轉(zhuǎn)到從所述第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作， 在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下跳轉(zhuǎn)到從所述第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作， 在從第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作中，是如下動作: 進行發(fā)送數(shù)據(jù)的讀入， 在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“O”， 在所讀入的發(fā)送數(shù)據(jù)為“ I ”的情況下，輸出占空比50 %的曼徹斯特碼“ I ”， 在發(fā)送數(shù)據(jù)為“O”的情況下跳轉(zhuǎn)到從所述第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作， 在發(fā)送數(shù)據(jù)為“I”的情況下跳轉(zhuǎn)到從所述第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
5.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為1.5T以上2T以下的情況下， 所述調(diào)制信號生成單元輸出占空比50%的曼徹斯特碼“O”作為開始信號， 在將從第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作和從第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作中的某個重復(fù)到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止的動作之中，在第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作中，是如下動作: 進行發(fā)送數(shù)據(jù)的讀入， 在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“0”， 在所讀入的發(fā)送數(shù)據(jù)為“ I ”的情況下，輸出占空比50 %的曼徹斯特碼“ I ”， 在發(fā)送數(shù)據(jù)為“O”的情況下跳轉(zhuǎn)到從所述第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作， 在發(fā)送數(shù)據(jù)為“I”的情況下跳轉(zhuǎn)到從所述第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作， 在從第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作中，是如下動作: 進行發(fā)送數(shù)據(jù)的讀入， 在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下，輸出占空比50%的曼徹斯特碼“O”和曼徹斯特碼 “1，，， 在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下，連續(xù)輸出2次占空比50%的曼徹斯特碼“0”， 在所讀入的發(fā)送數(shù)據(jù)為“O”的情況下跳轉(zhuǎn)到從所述第2發(fā)送數(shù)據(jù)的讀入到變換為止的動作、 在所讀入的發(fā)送數(shù)據(jù)為“I”的情況下跳轉(zhuǎn)到從所述第I發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
6.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為0.5T以上IT以下的情況下， 所述時鐘生成單元具備: 開關(guān)，按照開關(guān)控制信號來切換所輸入的調(diào)制信號的輸出路徑； 第I反相器，輸出將來自所述開關(guān)的一方的輸出翻轉(zhuǎn)后的值； 單脈沖生成電路，與來自所述開關(guān)的另一方的輸出以及來自所述第I反相器的輸出同步地輸出規(guī)定時間寬度的脈沖； 第2反相器，將來自所述單脈沖生成電路的輸出翻轉(zhuǎn)后的值作為時鐘輸出；以及開關(guān)控制電路，與來自所述第2反相器的時鐘同步地對所輸入的調(diào)制信號進行采樣處理，生成開關(guān)控制信號。
7.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 在當(dāng)將發(fā)送數(shù)據(jù)的周期設(shè)為T時所述時鐘生成單元中的延遲量為0.5T以上IT以下的情況下， 所述時鐘生成單元具備: 開關(guān)，按照通過所述數(shù)據(jù)檢測單元所生成的接收數(shù)據(jù)來切換所輸入的調(diào)制信號的輸出路徑； 第I反相器，輸出將來自所述開關(guān)的一方的輸出翻轉(zhuǎn)后的值； 單脈沖生成電路，與來自所述開關(guān)的另一方的輸出以及來自所述第I反相器的輸出同步地輸出規(guī)定時間寬度的脈沖；以及 第2反相器，將來自所述單脈沖生成電路的輸出翻轉(zhuǎn)后的值作為時鐘輸出。
8.根據(jù)權(quán)利要求6所述的信號傳送裝置，其特征在于， 所述調(diào)制信號生成單元輸出所述開關(guān)的初始化信號，輸出占空比50%的曼徹斯特碼“I”作為開始信號，進行發(fā)送數(shù)據(jù)的讀入，輸出與所讀入的發(fā)送數(shù)據(jù)相應(yīng)的占空比50%的曼徹斯特碼，直到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止重復(fù)從發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
9.根據(jù)權(quán)利要求7所述的信號傳送裝置，其特征在于， 所述調(diào)制信號生成單元輸出所述開關(guān)的初始化信號，輸出占空比50%的曼徹斯特碼“I”作為開始信號，進行發(fā)送數(shù)據(jù)的讀入，輸出與所讀入的發(fā)送數(shù)據(jù)相應(yīng)的占空比50%的曼徹斯特碼，直到全部發(fā)送數(shù)據(jù)的變換以及輸出完成為止重復(fù)從發(fā)送數(shù)據(jù)的讀入到變換為止的動作。
10.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于， 具備反相器，該反相器設(shè)置在所述數(shù)據(jù)檢測單元的前級或者后級，并輸出將所輸入的值翻轉(zhuǎn)后的值。
11.根據(jù)權(quán)利要求1所述的信號傳送裝置，其特征在于，具備: 第I頻率變換電路，將通過所述調(diào)制信號生成單元所生成的調(diào)制信號變換為所期望的搬送頻率；以及 第2頻率變換電路，將通過所述第I頻率變換電路變換為所期望的搬送頻率的調(diào)制信號變換為基帶頻率。
12.根據(jù)權(quán)利要求8所述的信號傳送裝置，其特征在于， 所述調(diào)制信號生成單元輸出作為0.5T的整數(shù)倍的周期的“I”、和作為0.5T的整數(shù)倍的周期的“0”，而作為所述開關(guān)的初始化信號。
13.根據(jù)權(quán)利要求9所述的信號傳送裝置，其特征在于， 所述調(diào)制信號生成單元輸出作為0.5T的整數(shù)倍的周期的“I”、和作為0.5T的整數(shù)倍的周期的“0”，而作為所述開關(guān)的初始化信號。
【文檔編號】H04L25/49GK104205760SQ201380019021
【公開日】2014年12月10日 申請日期:2013年3月19日 優(yōu)先權(quán)日:2012年4月9日
【發(fā)明者】田島賢一, 川上憲司, 平井曉人, 平峰正信 申請人:三菱電機株式會社