時鐘產生裝置與其小數分頻器的制造方法
【技術領域】
[0001]本發(fā)明涉及一種頻率產生電路,且特別涉及一種時鐘產生裝置與其小數分頻器。
【背景技術】
[0002]時鐘產生裝置可以提供符合額定頻率的時鐘信號。時鐘產生裝置內部配置了分頻器,以便改變時鐘產生裝置的輸出時鐘信號的頻率。為了精確調整時鐘產生裝置的輸出時鐘信號的頻率,時鐘產生裝置內的分頻器需要具備小數分頻功能。在已知小數分頻功能的設計上,分頻器的三角積分調制器(delta-sigma modulator)會造成無法忽視的量化誤差(quantizat1n error)。此量化誤差會直接貢獻在輸出時鐘信號的相位抖動(phasejitter)ο
【發(fā)明內容】
[0003]本發(fā)明提供一種時鐘產生裝置與其小數分頻器,可以降低量化誤差。
[0004]本發(fā)明實施例揭示一種小數分頻器。小數分頻器包括一分頻器(frequencydivider, FD)、多個采樣器、一選擇器以及一控制電路。分頻器的輸入端耦接至多相位頻率產生電路(mult1-phase-frequency generating circuit)的輸出端以接收輸出時鐘信號。所述多個采樣器的輸入端共同耦接至分頻器的輸出端,以接收經分頻時鐘信號。所述多個采樣器的觸發(fā)端耦接至多相位頻率產生電路以分別接收多個采樣時鐘信號,其中這些采樣時鐘信號的相位互不相同。選擇器的多個輸入端分別耦接至所述多個采樣器的輸出端。選擇器的輸出端親接至多相位頻率產生電路的反饋端??刂齐娐诽峁┬荡a(Fract1ncode)至選擇器的控制端,以控制選擇器選擇性地將所述多個采樣器其中一個的輸出端耦接至該多相位頻率產生電路的反饋端。
[0005]本發(fā)明實施例揭示一種時鐘產生裝置,包括多相位頻率產生電路以及小數分頻器。多相位頻率產生電路依據參考信號與反饋信號而對應產生輸出時鐘信號與多個采樣時鐘信號,其中這些采樣時鐘信號的相位互不相同。小數分頻器包括一分頻器、多個采樣器、一選擇器以及一控制電路。分頻器的輸入端耦接至多相位頻率產生電路的輸出端以接收輸出時鐘信號。所述多個采樣器的輸入端共同耦接至分頻器的輸出端以接收經分頻時鐘信號。所述多個采樣器的觸發(fā)端耦接至多相位頻率產生電路以分別接收所述多個采樣時鐘信號。選擇器的多個輸入端分別耦接至所述多個采樣器的輸出端。選擇器的輸出端耦接至多相位頻率產生電路的反饋端以供應該反饋信號??刂齐娐诽峁┬荡a至選擇器的控制端,以控制選擇器選擇性地將所述多個采樣器其中一個的輸出端耦接至多相位頻率產生電路的反饋端。
[0006]基于上述,本發(fā)明實施例所述時鐘產生裝置與其小數分頻器可以利用分頻器所輸出的低頻率時鐘信號進行小數分頻功能。因此,小數分頻器可以降低量化誤差,且降低功耗。
[0007]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂,下文特舉實施例,并配合附圖作詳細說明如下。
【附圖說明】
[0008]圖1是依照本發(fā)明實施例說明一種時鐘產生裝置的電路方塊示意圖。
[0009]圖2與圖3是依照本發(fā)明實施例說明圖1所示信號的時序示意圖。
[0010]圖4是依照本發(fā)明實施例說明圖1所示信號的波形示意圖。
[0011]圖5是依照本發(fā)明一實施例說明圖1所示多相位頻率產生電路的電路方塊示意圖。
[0012]圖6是依照本發(fā)明一實施例說明圖1與圖5所示控制電路,以及圖5所示控制電壓產生電路的電路方塊示意圖。
[0013]圖7是依照本發(fā)明另一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
[0014]圖8是依照本發(fā)明一實施例說明圖7所示有限脈沖響應濾波器的電路方塊示意圖。
[0015]圖9是依照本發(fā)明又一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
[0016]圖10是依照本發(fā)明再一實施例說明圖1與圖5所示控制電路的電路方塊示意圖。
[0017]圖11是依照本發(fā)明另一實施例說明圖1所示多相位頻率產生電路的電路方塊示意圖。
[0018]圖12是依照本發(fā)明又一實施例說明圖1所示時鐘產生裝置的電路方塊示意圖。
[0019]【符號說明】
[0020]10:時鐘產生裝置
[0021]100:小數分頻器
[0022]110:分頻器
[0023]111:經分頻時鐘信號
[0024]120:采樣器
[0025]121:采樣結果
[0026]121(1):第一米樣結果
[0027]121(2):第二采樣結果
[0028]121(3):第三采樣結果
[0029]121(4):第四采樣結果
[0030]130:選擇器
[0031]140:控制電路
[0032]141:三角積分調制器
[0033]142:加法器
[0034]143:有限脈沖響應濾波器
[0035]144:除法器
[0036]500:多相位頻率產生電路
[0037]510:控制電壓產生電路
[0038]511:相位頻率檢測器
[0039]512:電荷栗
[0040]513:回路濾波器
[0041]520:壓控振蕩器
[0042]530:控制碼產生電路
[0043]531:數字相位檢測器
[0044]532:數字回路濾波器
[0045]540:數字控制振蕩器
[0046]ADD:加法器
[0047]Ce:控制碼
[0048]Cf:小數碼
[0049]C1:整數碼
[0050]DL_1、DL_2、DL_N:延遲單元
[0051]Fref:參考信號
[0052]Ffb:反饋信號
[0053]Fout:輸出時鐘信號
[0054]Fs:采樣時鐘信號
[0055]Fsl:第一米樣時鐘信號
[0056]Fs2:第二采樣時鐘信號
[0057]Fs3:第三采樣時鐘信號
[0058]Fs4:第四采樣時鐘信號
[0059]K:正整數參數
[0060]M:整數參數
[0061]Vc:控制電壓
【具體實施方式】
[0062]在本申請說明書全文(包括權利要求書)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接于第二裝置,則應該被解釋成該第一裝置可以直接連接于該第二裝置,或者該第一裝置可以通過其他裝置或某種連接手段而間接地連接至該第二裝置。另外,凡可能之處,在附圖及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
[0063]圖1是依照本發(fā)明實施例說明一種時鐘產生裝置10的電路方塊示意圖。時鐘產生裝置10包括小數分頻器100以及多相位頻率產生電路500。多相位頻率產生電路500依據參考信號Fref與反饋信號Ffb而對應產生輸出時鐘信號Fout與多個采樣時鐘信號Fs,其中這些采樣時鐘信號Fs的頻率相同但相位互不相同。采樣時鐘信號Fs的個數可以依照設計需求來決定。
[0064]小數分頻器100包括一分頻器110、多個采樣器120、一選擇器130以及一控制電路140。分頻器110的輸入端耦接至多相位頻率產生電路500的輸出端,以接收輸出時鐘信號 Fout0
[0065]所述多個采樣器120的輸入端共同耦接至分頻器110的輸出端,以接收經分頻時鐘信號111。所述多個采樣器120的觸發(fā)端耦接至多相位頻率產生電路500,以分別接收所述多個采樣時鐘信號Fs。所述多個采樣器120的輸出端分別耦接至選擇器130的多個輸入端,以提供采樣結果121。舉例來說,所述多個采樣器120中的第一采樣器的輸入端耦接至分頻器110的輸出端以接收經分頻時鐘信號111 ;所述第一采樣器的觸發(fā)端耦接至多相位頻率產生電路500以接收所述多個采樣時鐘信號Fs中的第一采樣時鐘信號;以及所述第一采樣器的輸出端耦接至選擇器130的多個輸入端中的第一輸入端,以提供采樣結果121中的第一采樣結果。所述多個采樣器120中的第二采樣器的輸入端接收經分頻時鐘信號111 ;所述第二采樣器的觸發(fā)端接收所述多個采樣時鐘信號Fs中的第二采樣時鐘信號;以及所述第二采樣器的輸出端耦接至選擇器130的多個輸入端中的第二輸入端,以提供采樣結果121中的第二采樣結果。所述多個采樣器120中的其他采樣器可以參照前述第一、第二采樣器的相關說明而類推,故不再贅述。
[0066]依照具有不同相位的所述多個采樣時鐘信號Fs的觸發(fā),所述多個采樣器120可以各自在不同時間點采樣所述經分頻時鐘信號111,然后各自將采樣結果121輸出至選擇器130的對應輸入端。本實施例所述采樣器120可以任何方式來實施。例如,在一些實施例中(但不限制于此),采樣器120可以是觸發(fā)器(flip-flop)。在另一些實施例中,采樣器120可以是鎖存器(latch)。
[0067]圖2與圖3是依照本發(fā)明實施例說明圖1所示信號的時序示意圖。請參照圖1、圖2與圖3,分頻器110將多相位頻率產生電路500所輸出的高頻率時鐘信號Fout進行分頻,以輸出低頻率的經分頻時鐘信號111。依照所述多個采樣時鐘信號Fs中的第一采樣時鐘信號Fsl的觸發(fā)時序(例如上升沿),所述多個采樣器120中的第一采樣器采樣經分頻時鐘信號111,以及提供采樣結果121中的第一采樣結果121 (I)給選擇器130的第一輸入端。依照所述多個采樣時鐘信號Fs中的第二采