專利名稱：一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)?；旌闲酒械姆诸l器，特別涉及一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分 頻的裝置。
背景技術(shù)：
在如今的集成電路(Integrated Circuit, IC)中，尤其是通信系統(tǒng)類，集成了越來 越多的子系統(tǒng)。許多子系統(tǒng)之間都需要一個(gè)時(shí)鐘信號(hào)(Clock)來同步(Synchronization)。 因?yàn)闃?biāo)準(zhǔn)的不同，不同子系統(tǒng)間需要的同步時(shí)鐘頻率是不一樣的，但是，為了節(jié)省芯片面積 和減小功耗，人們往往傾向于在一個(gè)芯片上使用一個(gè)鎖相環(huán)(Phase-locked Loop,PLL)。因 此，在芯片設(shè)計(jì)中就會(huì)出現(xiàn)需要使用分?jǐn)?shù)分頻產(chǎn)生一個(gè)頻率時(shí)鐘的情況。為了減小由此產(chǎn)生的同步時(shí)鐘的抖動(dòng)，其中一種最常用的實(shí)現(xiàn)分?jǐn)?shù)分頻的方法是 先用鎖相環(huán)產(chǎn)生一系列頻率一致、相位差固定的時(shí)鐘信號(hào)，再使用數(shù)字邏輯電路通過循環(huán) 往復(fù)的時(shí)鐘選擇產(chǎn)生最終的時(shí)鐘信號(hào)。圖1所示即為現(xiàn)有技術(shù)中一種多相位時(shí)鐘分頻的電 路示意圖，圖中110是一多工器(Multiplexer)，120是一累加器(Accumulator)，130是一 分頻器(Divider)。其中，累加器的輸出作為多工器的選擇信號(hào)，而多工器的輸出作為累加 器和分頻器的時(shí)鐘信號(hào)。正常工作時(shí)，多工器在每一個(gè)時(shí)段根據(jù)累加器的輸出信號(hào)SEL從 CLKO CLKn-I中選擇一個(gè)時(shí)鐘作為時(shí)鐘信號(hào)Cl輸出，由于CLKO CLKn-I之間的相位差 均為Tref/n，因此，若頻率碼MOD設(shè)為m，分頻器的分頻比設(shè)為M，則輸出時(shí)鐘信號(hào)Cout的頻 率為η· ^/(πι·Μ)，即相當(dāng)于對(duì)輸入時(shí)鐘Ui了分?jǐn)?shù)分頻操作，分頻比為(m.M)/n。但 是圖1所示的電路中存在一個(gè)問題是，當(dāng)輸入多工器110的參考時(shí)鐘頻率高或者η值
較大，即兩兩時(shí)鐘之間的相位差(^ )較小時(shí)，在兩個(gè)時(shí)鐘上升沿之間的時(shí)間ΔΤ較短(如
η
圖2所示)，累加器120不能在此時(shí)間內(nèi)完成累加操作，導(dǎo)致不能夠產(chǎn)生正確的輸出頻率。 另外，圖1所示的電路中還存在一個(gè)問題是，時(shí)鐘Cl為多工器110和累加器120經(jīng)過倍頻 產(chǎn)生的，因此時(shí)鐘Cl的頻率較高，對(duì)于后面的分頻器130的速度要求較高，因而現(xiàn)有的多相 位時(shí)鐘分頻技術(shù)比較適合于低頻的應(yīng)用。為了能夠?qū)Ω哳l率的時(shí)鐘信號(hào)進(jìn)行分頻，現(xiàn)有技術(shù)中還有圖3所示的一種多相 位時(shí)鐘分頻電路，其中210是一多工器(Multiplexer)，220是一累加器(Accumulator)，230 是一計(jì)數(shù)器(Counter)，240是一觸變電路(ToggleCircuit)。多工器210在每一個(gè)時(shí)段根 據(jù)累加器220的輸出信號(hào)SEL從CLKO CLKn-I中選擇一個(gè)時(shí)鐘作為時(shí)鐘信號(hào)Cl輸出，計(jì) 數(shù)器230對(duì)輸出的Cl信號(hào)上升沿計(jì)數(shù)，當(dāng)計(jì)數(shù)到N的時(shí)候輸出一脈沖信號(hào)C2，觸發(fā)累加器 進(jìn)行累加，改變多工器的選擇信號(hào)SEL。因?yàn)镃LKO CLKn-I之間的相位差均為Tref/n，因 此，若頻率碼MOD設(shè)為m，則每隔(N+m/n) Tref時(shí)間C2產(chǎn)生一個(gè)脈沖，輸出信號(hào)Cout的頻率 為fMf/[2 (N+m/n)]，分頻比為2 (N+m/n)。此技術(shù)的缺點(diǎn)是，當(dāng)多工器的輸出選擇在圖4所 示的陰影時(shí)段改變時(shí)，多工器的輸出將會(huì)產(chǎn)生一個(gè)錯(cuò)誤的上升沿(False Edge)，從而誤觸 發(fā)累加器和觸變電路，導(dǎo)致產(chǎn)生錯(cuò)誤的時(shí)鐘信號(hào)。因此，需要提出一種適用于高頻率的多相位時(shí)鐘分頻電路，以避免出現(xiàn)上述的誤觸發(fā)。
實(shí)用新型內(nèi)容本發(fā)明所要解決的技術(shù)問題是，提供一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置，從而 對(duì)高頻時(shí)鐘信號(hào)進(jìn)行分?jǐn)?shù)分頻。為了解決上述問題，本實(shí)用新型公開了一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置，包 括累加器、觸變電路和沿檢測(cè)單元，其中所述沿檢測(cè)單元包括η個(gè)并行的沿檢測(cè)電路和一個(gè)或門，每個(gè)沿檢測(cè)電路根據(jù) 所述累加器產(chǎn)生的使能信號(hào)對(duì)輸入的兩個(gè)時(shí)鐘信號(hào)的沿進(jìn)行檢測(cè)，產(chǎn)生控制信號(hào)PR0G，各 沿檢測(cè)電路輸出的控制信號(hào)PROG經(jīng)過所述或門后產(chǎn)生控制信號(hào)PR0G_0R，所述控制信號(hào) PR0G_0R作為時(shí)序控制信號(hào)輸入到所述累加器，同時(shí)所述控制信號(hào)PR0G_0R作為觸發(fā)信號(hào) 輸入到所述觸變電路；其中，所述η個(gè)沿檢測(cè)電路中，向各沿檢測(cè)電路輸入的兩個(gè)時(shí)鐘信號(hào)之間的相位 差均相等，所述η與輸入的時(shí)鐘信號(hào)的總數(shù)目相同。進(jìn)一步地，上述裝置中，所述沿檢測(cè)電路包括控制模塊和沿觸發(fā)模塊，其中所述 控制模塊，對(duì)輸入的第一時(shí)鐘信號(hào)的上升沿進(jìn)行計(jì)數(shù)，并在計(jì)數(shù)到預(yù)定值時(shí)，檢測(cè)第一時(shí)鐘 信號(hào)的下降沿，并根據(jù)檢測(cè)結(jié)果產(chǎn)生第二時(shí)鐘信號(hào)上升沿檢測(cè)的使能信號(hào)；所述沿觸發(fā)模塊，在第一時(shí)鐘信號(hào)的第一個(gè)上升沿來到時(shí)，將控制信號(hào)PROG置 位，其后根據(jù)所述控制模塊產(chǎn)生的第二時(shí)鐘信號(hào)上升沿檢測(cè)的使能信號(hào)和所述累加器產(chǎn)生 的使能信號(hào)，檢測(cè)第二時(shí)鐘信號(hào)的上升沿，在第二時(shí)鐘信號(hào)的上升沿到來時(shí)，將控制信號(hào) PROG復(fù)位。所述預(yù)定值為Ν_1，Ν為整數(shù)，其中，N小于等于所要實(shí)現(xiàn)的分頻比的整數(shù)部分的二 分之一。優(yōu)選的，當(dāng)所要實(shí)現(xiàn)的分頻比的整數(shù)部分為偶數(shù)時(shí)，N等于所述分頻比的整數(shù)部分 的二分之一。
mm各沿檢測(cè)電路輸入的兩個(gè)時(shí)鐘信號(hào)之間的相位差均為一？^，其中，一為所要實(shí)現(xiàn)
ηη
的分頻比減去2Ν后剩余的分?jǐn)?shù)部分的二分之一，Tref為輸入的時(shí)鐘信號(hào)的周期。所述控制模塊包括用于對(duì)第一時(shí)鐘信號(hào)的上升沿計(jì)數(shù)的計(jì)數(shù)器和用于檢測(cè)第一 時(shí)鐘信號(hào)的下降沿的D型觸發(fā)器。所述計(jì)數(shù)器為可編程計(jì)數(shù)器。所述沿觸發(fā)模塊包括用于檢測(cè)第一時(shí)鐘信號(hào)上升沿的第一 D型觸發(fā)器、用于檢測(cè) 第二時(shí)鐘信號(hào)上升沿的第二 D型觸發(fā)器、兩個(gè)與門，一個(gè)或非門和一個(gè)非門。所述觸變電路，用于將所述沿檢測(cè)單元輸出的控制信號(hào)PR0G_0R觸變產(chǎn)生占空比 為50%的時(shí)鐘信號(hào)。所述每個(gè)沿檢測(cè)電路根據(jù)所述累加器產(chǎn)生的使能信號(hào)對(duì)輸入的兩個(gè)時(shí)鐘信號(hào)的 沿順序地進(jìn)行檢測(cè)。所述累加器，用于累加固定碼以產(chǎn)生所述使能信號(hào)。采用本發(fā)明技術(shù)方案，可以對(duì)高頻時(shí)鐘信號(hào)進(jìn)行某些特定分頻比的分?jǐn)?shù)分頻，而且本發(fā)明技術(shù)方案實(shí)現(xiàn)起來比較簡(jiǎn)單。
圖1為現(xiàn)有技術(shù)中一種多相位時(shí)鐘分頻電路的示意圖；圖2為圖1所示電路中可能出現(xiàn)的技術(shù)難點(diǎn)示意圖；圖3為現(xiàn)有技術(shù)中另一種多相位時(shí)鐘分頻電路的示意圖；圖4為圖3所示電路中可能出現(xiàn)的技術(shù)難點(diǎn)示意圖；圖5為本發(fā)明所提出的多相位時(shí)鐘分?jǐn)?shù)分頻的裝置示意圖；圖6為圖5所示裝置正常工作時(shí)的內(nèi)部關(guān)鍵信號(hào)關(guān)系示意圖；圖7為圖5所示裝置中沿檢測(cè)單元的內(nèi)部結(jié)構(gòu)示意圖；圖8為圖5所示裝置沿檢測(cè)單元正常工作時(shí)內(nèi)部信號(hào)關(guān)系示意圖。
具體實(shí)施方式
以下結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明技術(shù)方案做進(jìn)一步詳細(xì)說明。一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置，其所要實(shí)現(xiàn)的分頻比為+ ，如圖5
、 η)
所示，包括沿檢測(cè)單元、累加器(330)和觸變電路(340) (Toggle Circuit)。其中，累加器(Accumulator)，用于累加固定碼以產(chǎn)生使能信號(hào)(ENABLE)，其中累 加器依據(jù)由沿檢測(cè)單元輸出的控制信號(hào)組合而成的信號(hào)PR0G_0R進(jìn)行時(shí)序控制；觸變電路(Toggle Circuit)，根據(jù)信號(hào)PR0G_0R觸發(fā)產(chǎn)生占空比為50%的時(shí)鐘信 號(hào)(CLKout)；沿檢測(cè)單元，包括并行的η路沿檢測(cè)電路(310)和一個(gè)或門(320)，η的取值與 輸入的時(shí)鐘信號(hào)的總數(shù)目相等，每個(gè)沿檢測(cè)電路(310) (EdgeDetector)依據(jù)累加器(330) (Accumulator)產(chǎn)生的使能信號(hào)(ENABLE)順序地對(duì)兩兩時(shí)鐘信號(hào)的沿進(jìn)行檢測(cè)，并產(chǎn)生控 制信號(hào)PROG(如圖5所示，第一個(gè)至第n個(gè)沿檢測(cè)電路產(chǎn)生的控制信號(hào)分別為PR0G_0 PR0G_n-l)，再由或門(320)將這些控制信號(hào)組合成統(tǒng)一的控制信號(hào)PR0G_0R，控制信號(hào) PR0G_0R作為時(shí)序控制信號(hào)輸入到累加器330，作為觸發(fā)信號(hào)輸入給觸變電路(340)，觸變 電路(340)根據(jù)該觸發(fā)信號(hào)產(chǎn)生占空比為50%的輸出時(shí)鐘信號(hào)。由于圖5所示的裝置中或門(320)將各沿檢測(cè)單元產(chǎn)生的控制信號(hào)PR0G_0 PR0G_n-l組合成控制信號(hào)PR0G_0R，而累加器是由PR0G_0R的下降沿觸發(fā)的，因此該組控制 信號(hào)(PR0G_0 PR0G_n-l)高電平是不重疊的，沿檢測(cè)單元中各沿檢測(cè)電路是順序工作的。
控制信號(hào)PR0G_0 PR0G_n-l高電平的長(zhǎng)度(即高電平的持續(xù)時(shí)長(zhǎng))均為[(iV-1) + ·^ Tref,
其中，N為整數(shù)，且N小于等于所要實(shí)現(xiàn)的分頻比的整數(shù)部分的二分之一(其中，當(dāng)所要實(shí) 現(xiàn)的分頻比的整數(shù)部分為偶數(shù)時(shí)，N的優(yōu)選取值是等于分頻比的整數(shù)部分的二分之一，當(dāng)所
要實(shí)現(xiàn)的分頻比的整數(shù)部分為奇數(shù)時(shí)，N的值是小于分頻比的整數(shù)部分的二分之一)，1即
為所要實(shí)現(xiàn)的分頻比的分?jǐn)?shù)部分的二分之一，各高電平之間均相差Tref，如圖6所示，PR0G_
OR信號(hào)是一個(gè)周期為+ 的信號(hào)，而由PR0G_0R信號(hào)觸變產(chǎn)生的占空比是50%的ii
號(hào)CLKout周期為
倍的分?jǐn)?shù)分頻。在本實(shí)施例中，每個(gè)沿檢測(cè)電路如圖7所示，進(jìn)一步包括控制模塊(Control Module) (420)和沿觸發(fā)(Edge Trigger)模塊(410)；控制模塊(420)包括一個(gè)計(jì)數(shù)器 (421)和一個(gè)D型觸發(fā)器(422)，沿觸發(fā)模塊(410)包括兩個(gè)D型觸發(fā)器(411)和(412)、兩 個(gè)與門(413)和(416)，一個(gè)或非門(414)和一個(gè)非門(415)；沿觸發(fā)模塊的工作原理如圖8所示，當(dāng)控制模塊的使能信號(hào)enablejiiodule為高 時(shí)，此沿觸發(fā)模塊開始工作，計(jì)數(shù)器(421)開始對(duì)第一時(shí)鐘信號(hào)(CLKa)的上升沿計(jì)數(shù)，而當(dāng) 第一時(shí)鐘信號(hào)(CLKa)的第一個(gè)上升沿來到時(shí)，D型觸發(fā)器(411)的輸出置位，信號(hào)PROG變 為高電平。初始時(shí)，信號(hào)cnt和enable_Clkb均為低電平，D觸發(fā)器(412)處于復(fù)位狀態(tài)。 當(dāng)計(jì)數(shù)器(421)計(jì)數(shù)到預(yù)定值(N-I)時(shí)(其中，N即為所要實(shí)現(xiàn)的分頻比的整數(shù)部分的值 的二分之一)，信號(hào)cnt置為高電平，D觸發(fā)器(422)在第一時(shí)鐘信號(hào)(CLKa)的下一個(gè)下降 沿對(duì)信號(hào)cnt采樣后，將第二時(shí)鐘信號(hào)(CLKb)的上升沿檢測(cè)的使能信號(hào)(即信號(hào)enable clkb)置為高電平，使D觸發(fā)器(412)處于正常工作狀態(tài)，待第二時(shí)鐘信號(hào)(CLKb)的下一個(gè) 上升沿來臨時(shí)，D觸發(fā)器(412)的輸出置位。此時(shí)，因?yàn)镈觸發(fā)器(411)和(412)的輸出均 為高電平，所以信號(hào)clr復(fù)位，進(jìn)而同時(shí)復(fù)位D觸發(fā)器(411)和(412)，使信號(hào)PROG重新復(fù)
位為低電平。在本實(shí)施例中由于所要實(shí)現(xiàn)的分頻比的分?jǐn)?shù)部分的二分之一為1，而相鄰的輸
入時(shí)鐘信號(hào)之間的相位差正好為，因此將相鄰的時(shí)鐘信號(hào)作為第一時(shí)鐘信號(hào)與第二時(shí)
鐘信號(hào)輸入給各沿檢測(cè)電路即可，這樣，信號(hào)PROG高電平的長(zhǎng)度為而在其他場(chǎng)景中，若要實(shí)現(xiàn)的分頻比為2
時(shí)，則將相位差為兩兩時(shí)
鐘信號(hào)分別輸入給沿檢測(cè)單元中的各個(gè)沿檢測(cè)電路，一即為所要實(shí)現(xiàn)的分頻比中減去整數(shù)
2Ν后剩余的分?jǐn)?shù)部分的二分之一，例如將CLKO和CLKm輸入第一個(gè)沿檢測(cè)電路，將CLKm和 CLK2m輸入第二個(gè)沿檢測(cè)電路，依此類推，將CLKn-m和CLKO輸入第η個(gè)沿檢測(cè)電路，這樣則
的輸出時(shí)鐘信號(hào)，即實(shí)現(xiàn)了分頻比.f
可以產(chǎn)生頻率為 從上述實(shí)施例可以看出，從累加器的觸發(fā)信號(hào)到累加器輸出達(dá)到穩(wěn)定使能下-沿檢測(cè)電路的允許時(shí)間為一個(gè)輸入時(shí)鐘周期Τ&，因此允許較高的輸入時(shí)鐘頻率(fMf)和較
大的η值，即較小的輸入時(shí)鐘相位差(^ ),從而可以實(shí)現(xiàn)更多的分?jǐn)?shù)分頻比。另外，本發(fā)明技術(shù)方案，并未直接采用多工器選通不同的時(shí)鐘信號(hào)，而是使用不同時(shí)鐘信號(hào)兩兩之 間固定的沿關(guān)系，先產(chǎn)生一系列關(guān)系固定、頻率一致的控制信號(hào)，再把這些控制信號(hào)組合起 來，經(jīng)過觸變電路，產(chǎn)生一個(gè)占空比為50%、周期為輸入信號(hào)周期分?jǐn)?shù)倍的時(shí)鐘信號(hào)，達(dá)到 分?jǐn)?shù)分頻的功能，因此不需要額外的控制電路來防止出現(xiàn)一些錯(cuò)誤的信號(hào)沿從而導(dǎo)致分頻 出現(xiàn)錯(cuò)誤。在實(shí)際使用時(shí)，計(jì)數(shù)器也可以使用可編程計(jì)數(shù)器，從而可以通過配置寄存器的方 式調(diào)整本發(fā)明分頻電路的分頻比。 以上所述，僅為本實(shí)用新型的較佳實(shí)例而已，并非用于限定本實(shí)用新型的保護(hù)范 圍。凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本 實(shí)用新型所附的權(quán)利要求的保護(hù)范圍之內(nèi)。
權(quán)利要求一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置，包括累加器和觸變電路，其特征在于，該裝置還包括沿檢測(cè)單元，其中所述沿檢測(cè)單元包括n個(gè)并行的沿檢測(cè)電路和一個(gè)或門，每個(gè)沿檢測(cè)電路根據(jù)所述累加器產(chǎn)生的使能信號(hào)對(duì)輸入的兩個(gè)時(shí)鐘信號(hào)的沿進(jìn)行檢測(cè)，產(chǎn)生控制信號(hào)PROG，各沿檢測(cè)電路輸出的控制信號(hào)PROG經(jīng)過所述或門后產(chǎn)生控制信號(hào)PROG_OR，所述控制信號(hào)PROG_OR作為時(shí)序控制信號(hào)輸入到所述累加器，同時(shí)所述控制信號(hào)PROG_OR作為觸發(fā)信號(hào)輸入到所述觸變電路；其中，所述n個(gè)沿檢測(cè)電路中，向各沿檢測(cè)電路輸入的兩個(gè)時(shí)鐘信號(hào)之間的相位差均相等，所述n與輸入的時(shí)鐘信號(hào)的總數(shù)目相同。
2.如權(quán)利要求1所述的裝置，其特征在于，所述沿檢測(cè)電路包括控制模塊和沿觸發(fā)模 塊，其中所述控制模塊，對(duì)輸入的第一時(shí)鐘信號(hào)的上升沿進(jìn)行計(jì)數(shù)，并在計(jì)數(shù)到預(yù)定值時(shí)，檢測(cè) 第一時(shí)鐘信號(hào)的下降沿，并根據(jù)檢測(cè)結(jié)果產(chǎn)生第二時(shí)鐘信號(hào)上升沿檢測(cè)的使能信號(hào)；所述沿觸發(fā)模塊，在第一時(shí)鐘信號(hào)的第一個(gè)上升沿來到時(shí)，將控制信號(hào)PROG置位，其 后根據(jù)所述控制模塊產(chǎn)生的第二時(shí)鐘信號(hào)上升沿檢測(cè)的使能信號(hào)和所述累加器產(chǎn)生的使 能信號(hào)，檢測(cè)第二時(shí)鐘信號(hào)的上升沿，在第二時(shí)鐘信號(hào)的上升沿到來時(shí)，將控制信號(hào)PROG 復(fù)位。
3.如權(quán)利要求2所述的裝置，其特征在于，所述預(yù)定值為Ν-1，Ν為整數(shù)，其中，N小于等于所要實(shí)現(xiàn)的分頻比的整數(shù)部分的二分之ο
4.如權(quán)利要求3所述的裝置，其特征在于，當(dāng)所要實(shí)現(xiàn)的分頻比的整數(shù)部分為偶數(shù)時(shí)，N等于所述分頻比的整數(shù)部分的二分之一。
5.如權(quán)利要求3或4所述的裝置，其特征在于，m ^m各沿檢測(cè)電路輸入的兩個(gè)時(shí)鐘信號(hào)之間的相位差均為一I/，其中，一為所要實(shí)現(xiàn)的分ηη頻比減去2Ν后剩余的分?jǐn)?shù)部分的二分之一，TMf為輸入的時(shí)鐘信號(hào)的周期。
6.如權(quán)利要求2或3所述的裝置，其特征在于，所述控制模塊包括用于對(duì)第一時(shí)鐘信號(hào)的上升沿計(jì)數(shù)的計(jì)數(shù)器和用于檢測(cè)第一時(shí)鐘 信號(hào)的下降沿的D型觸發(fā)器。
7.如權(quán)利要求6所述的裝置，其特征在于，所述計(jì)數(shù)器為可編程計(jì)數(shù)器。
8.如權(quán)利要求7所述的裝置，其特征在于，所述沿觸發(fā)模塊包括用于檢測(cè)第一時(shí)鐘信號(hào)上升沿的第一 D型觸發(fā)器、用于檢測(cè)第二 時(shí)鐘信號(hào)上升沿的第二 D型觸發(fā)器、兩個(gè)與門，一個(gè)或非門和一個(gè)非門。
9.如權(quán)利要求1、2或3所述的裝置，其特征在于，所述觸變電路，用于將所述沿檢測(cè)單元輸出的控制信號(hào)PR0G_0R觸變產(chǎn)生占空比為 50%的時(shí)鐘信號(hào)。
10.如權(quán)利要求1、2或3所述的裝置，其特征在于，所述每個(gè)沿檢測(cè)電路根據(jù)所述累加器產(chǎn)生的使能信號(hào)對(duì)輸入的兩個(gè)時(shí)鐘信號(hào)的沿順 序地進(jìn)行檢測(cè)。
11.如權(quán)利要求1、2或3所述的裝置，其特征在于， 所述累加器，用于累加固定碼以產(chǎn)生所述使能信號(hào)。
專利摘要本實(shí)用新型公開了一種實(shí)現(xiàn)多相位時(shí)鐘分?jǐn)?shù)分頻的裝置，涉及數(shù)?；旌闲酒械姆诸l器。本實(shí)用新型公開的裝置包括累加器、觸變電路和沿檢測(cè)單元，其中沿檢測(cè)單元包括n個(gè)并行的沿檢測(cè)電路和一個(gè)或門，每個(gè)沿檢測(cè)電路根據(jù)累加器產(chǎn)生的使能信號(hào)對(duì)輸入的兩個(gè)時(shí)鐘信號(hào)的沿進(jìn)行檢測(cè)，產(chǎn)生控制信號(hào)PROG，各沿檢測(cè)電路輸出的控制信號(hào)PROG經(jīng)過或門后產(chǎn)生控制信號(hào)PROG_OR，控制信號(hào)PROG_OR作為時(shí)序控制信號(hào)輸入到累加器，同時(shí)控制信號(hào)PROG_OR作為觸發(fā)信號(hào)輸入到觸變電路。采用本實(shí)用新型技術(shù)方案，可以對(duì)高頻時(shí)鐘信號(hào)進(jìn)行某些特定分頻比的分?jǐn)?shù)分頻，而且本實(shí)用新型技術(shù)方案實(shí)現(xiàn)起來比較簡(jiǎn)單。
文檔編號(hào)H03K23/68GK201663588SQ201020148179
公開日2010年12月1日 申請(qǐng)日期2010年3月17日 優(yōu)先權(quán)日2010年3月17日
發(fā)明者梁可 申請(qǐng)人:中興通訊股份有限公司