廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，所述系統(tǒng)包括：高頻電感-電容數(shù)字控制振蕩器、第一分頻器、分頻器組、模擬鎖相環(huán)、第二分頻器、接收器、及數(shù)字信號(hào)處理器；第一分頻器用于產(chǎn)生并輸出所述模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘；分頻器組用于產(chǎn)生并輸出各種不同的數(shù)字時(shí)鐘；模擬鎖相環(huán)用于接收基準(zhǔn)時(shí)鐘，并產(chǎn)生振蕩頻率；第二分頻器用于將模擬鎖相環(huán)輸出的頻率進(jìn)行分頻，產(chǎn)生所需的本振頻率；數(shù)字信號(hào)處理器用于接收和分析所述接收器輸出的信號(hào)頻率，得到本振頻率和所接收到的信號(hào)頻率的頻率偏差，根據(jù)所述頻率偏差調(diào)節(jié)高頻電感-電容數(shù)字控制振蕩器。本發(fā)明無需片外晶體，就可以實(shí)現(xiàn)片內(nèi)所需時(shí)鐘，完成穩(wěn)定頻率輸出。
【專利說明】廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路設(shè)計(jì)【技術(shù)領(lǐng)域】，涉及一種時(shí)鐘產(chǎn)生系統(tǒng)，特別是涉及一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)代集成電路的發(fā)展方向是高集成度，是把原來需要多個(gè)器件實(shí)現(xiàn)的系統(tǒng)集成到一個(gè)芯片上。這些革命性的芯片給我們的生活帶來了日新月異的變化，我們每個(gè)人都在享受科技帶來的便捷生活。隨集成度的提高，目前還比較難集成的器件有功放(PA)，天線開關(guān)(antenna switch),聲表濾波器(SAW filter)和晶體。尤其是晶體,近十五年來人們付出了許多努力試圖把晶體的功能集成在芯片了。但是簡單的集成是無法取代晶體穩(wěn)定的頻率輸出，所以要想把晶體的功能取代，除了電路的設(shè)計(jì)，還要涉及系統(tǒng)的調(diào)整。
[0003]目前，廣播系統(tǒng)芯片(BroadcastSystem-on-Chip)集成了具有數(shù)字解調(diào)器的射頻(RF)調(diào)諧器(例如，接收器)，以及嵌入到單片機(jī)上的數(shù)字視頻/音頻解碼器。調(diào)諧器的本振頻率(L0, local oscillating frequency)是可調(diào)諧的，以便其能夠覆蓋整個(gè)廣播頻帶,例如，DVB-C (數(shù)字視頻廣播電視)標(biāo)準(zhǔn)一111M赫茲至862M赫茲。同時(shí)，數(shù)字電路(解調(diào)器和解碼器)需要固定時(shí)鐘。現(xiàn)代集成電路常用的技術(shù)方案是使用兩個(gè)鎖相環(huán)(PLL)，這兩個(gè)鎖相環(huán)分別用于產(chǎn)生調(diào)諧器本振頻率和數(shù)字時(shí)鐘。鎖相環(huán)的參考時(shí)鐘的來自于片上晶體振蕩器，但是晶體卻是片外的。
[0004]當(dāng)前廣播系統(tǒng)芯片的的技術(shù)方案存在以下缺陷:
[0005]1、當(dāng)前的廣播系統(tǒng)芯片需要片外晶體，而片外晶體是聲表面波(SAW)濾波器從物料清單(BOM)中移除后廣播系統(tǒng)芯片中最昂貴的元件；
[0006]2.片外晶體限制了集成電路集成度的進(jìn)一步提聞。
[0007]3、用戶擁有最終晶體的選擇權(quán)。不同用戶喜歡采用不用晶體諧振頻率。要滿足這一點(diǎn)，晶體振蕩器、模擬鎖相環(huán)(analog PLL)、數(shù)字鎖相環(huán)(digital PLL)就不得不設(shè)計(jì)來支持多個(gè)晶體頻率。但是糟糕的是，如果用戶為了節(jié)省成本，最終選擇低品質(zhì)晶體，那么整個(gè)系統(tǒng)芯片的性能就會(huì)降低，并影響終端產(chǎn)品良率；
[0008]4、當(dāng)前射頻調(diào)諧器通常會(huì)采用Σ-Λ小數(shù)分頻鎖相環(huán)以便
[0009](a)提供任意壓控振蕩(VCO)輸出頻率來支持多個(gè)廣播標(biāo)準(zhǔn)或電路標(biāo)準(zhǔn)；
[0010](b)采用大環(huán)路帶寬(例如，IM赫茲)以滿足集分相位噪聲要求；
[0011](C)用于鎖相環(huán)頻率校準(zhǔn)的微調(diào)，例如，100赫茲最小調(diào)節(jié)精度。
[0012]Σ-Δ小數(shù)分頻鎖相環(huán)的參考時(shí)鐘一般要求比較高，以便將Σ-Λ調(diào)制器帶來的噪聲推向高頻遠(yuǎn)端，使鎖相環(huán)相位噪聲受Σ-Λ調(diào)制器影響很小。高頻的Σ-Λ小數(shù)分頻鎖相環(huán)的參考時(shí)鐘(例如大于50M赫茲)，往往不能從晶體直接獲取，而需要晶振倍頻技術(shù)。晶振倍頻技術(shù)是廣播系統(tǒng)芯片實(shí)現(xiàn)Σ-Λ小數(shù)分頻鎖相環(huán)的主要障礙之一；
[0013]5、需要兩個(gè)鎖相環(huán)(PLL)，花費(fèi)更多設(shè)計(jì)資源。
[0014]6、片外晶體可能有潛在的PCB噪聲耦合路徑。[0015]所以由于當(dāng)前廣播系統(tǒng)芯片存在以上諸多缺陷性和局限性，所以迫切的需要一種無晶體解決方案，來克服上述缺點(diǎn)。

【發(fā)明內(nèi)容】

[0016]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，用于解決現(xiàn)有技術(shù)中需要嵌入成本較高的片外晶體來完成穩(wěn)定頻率輸出的問題。
[0017]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)。所述無晶體時(shí)鐘產(chǎn)生系統(tǒng)包括:所述無晶體時(shí)鐘產(chǎn)生系統(tǒng)包括:高頻電感-電容數(shù)字控制振蕩器、第一分頻器、分頻器組、模擬鎖相環(huán)、第二分頻器、接收器、及數(shù)字信號(hào)處理器；
[0018]高頻電感-電容數(shù)字控制振蕩器,用于輸出振蕩頻率；
[0019]第一分頻器與所述高頻電感-電容數(shù)字控制振蕩器連接，用于產(chǎn)生并輸出所述模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘；
[0020]分頻器組與所述高頻電感-電容數(shù)字控制振蕩器連接，用于產(chǎn)生并輸出各種不同的數(shù)字時(shí)鐘；
[0021]模擬鎖相環(huán)與所述第一分頻器連接，用于接收基準(zhǔn)時(shí)鐘，并產(chǎn)生振蕩頻率；
[0022]第二分頻器與所述模擬鎖相環(huán)連接，用于將模擬鎖相環(huán)輸出的頻率進(jìn)行分頻，產(chǎn)生所需的本振頻率；
[0023]接收器與所述第二分頻器連接，用于接收射頻信號(hào)，數(shù)字化射頻信號(hào)；
[0024]數(shù)字信號(hào)處理器分別與所述接收器和所述高頻電感-電容數(shù)字控制振蕩器連接，用于接收和分析所述接收器輸出的信號(hào)頻率，得到本振頻率和所接收到的信號(hào)頻率的頻率偏差，根據(jù)所述頻率偏差調(diào)節(jié)高頻電感-電容數(shù)字控制振蕩器。
[0025]優(yōu)選地，所述模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘的頻率是可設(shè)計(jì)參數(shù)。
[0026]優(yōu)選地，所述分頻器組通過不同的分頻比產(chǎn)生各種頻率的數(shù)字時(shí)鐘輸出。
[0027]優(yōu)選地，所述數(shù)字時(shí)鐘由開環(huán)方式實(shí)現(xiàn)。
[0028]優(yōu)選地，所述模擬鎖相環(huán)包括鑒頻鑒相器、電荷泵、低通環(huán)路濾波器、電感-電容壓控振蕩器、第三分頻器。
[0029]優(yōu)選地，所述模擬鎖相環(huán)采用Σ - Λ小數(shù)分頻鎖相環(huán)，所述Σ - Λ小數(shù)分頻鎖相環(huán)包括Σ-Δ調(diào)制器。
[0030]優(yōu)選地，所述接收器接收的射頻信號(hào)通過模擬接收鏈降頻，再通過模擬-數(shù)字轉(zhuǎn)
換器數(shù)字化。
[0031]優(yōu)選地，所述模擬鎖相環(huán)所產(chǎn)生的振蕩頻率是提供給接收器，并作為本振頻率的來源。
[0032]優(yōu)選地，所述數(shù)字信號(hào)處理器采用自動(dòng)頻率控制方法將所述頻率偏差反饋至所述高頻電感-電容數(shù)字控制振蕩器，調(diào)諧頻率偏差信息使其校正所述高頻電感-電容數(shù)字控制振蕩器的頻率。
[0033]如上所述，本發(fā)明所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，具有以下有益效果:[0034]1、集成了片外晶體，降低成本；
[0035]2、僅采用模擬鎖相環(huán)；
[0036]3、系統(tǒng)芯片不再受晶體品質(zhì)的影響；
[0037]4、避免了晶體振蕩帶來的諧波；
[0038]5、去除了為數(shù)字電路提供數(shù)字時(shí)鐘的鎖相環(huán)，數(shù)字時(shí)鐘由開環(huán)方式實(shí)現(xiàn)；
[0039]6、產(chǎn)生了高頻基準(zhǔn)時(shí)鐘，幫助小數(shù)分頻鎖相環(huán)消除雜散；
[0040]7、自動(dòng)頻率控制提高了數(shù)字控制振蕩器的頻率準(zhǔn)確度；
[0041]8、減少可能的片外干擾?！緦＠綀D】

【附圖說明】
[0042]圖1顯示為現(xiàn)有技術(shù)系統(tǒng)芯片的示意圖。
[0043]圖2顯示為本發(fā)明的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)的電路示意圖。
[0044]圖3顯示為本發(fā)明的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)的應(yīng)用電路示意圖。
[0045]元件標(biāo)號(hào)說明
[0046]I高頻電感-電容數(shù)字控制振蕩器
[0047]2緩沖器
[0048]3第一分頻器
[0049]4分頻器組
[0050]5模擬鎖相環(huán)
[0051]6第二分頻器
[0052]7接收器
[0053]8數(shù)字信號(hào)處理器
【具體實(shí)施方式】
[0054]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0055]請(qǐng)參閱附圖。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0056]下面結(jié)合實(shí)施例和附圖對(duì)本發(fā)明進(jìn)行詳細(xì)說明。
[0057]現(xiàn)有技術(shù)中廣播系統(tǒng)芯片常用頻率/時(shí)鐘方案如圖1所描述的，所述系統(tǒng)芯片上包括晶體、晶體振蕩器、第一分頻器/緩沖器、模擬鎖相環(huán)、數(shù)字鎖相環(huán)、第二分頻器、第三分頻器，所述模擬鎖相環(huán)通過第二分頻器產(chǎn)生本振頻率，而所述數(shù)字鎖相環(huán)通過第三分頻器產(chǎn)生時(shí)鐘。其中，所述模擬鎖相環(huán)包括鑒頻鑒相器(PFD)、電荷泵(CP)、低通環(huán)路濾波器(LPF)、電感-電容壓控振蕩器(LC-VC0)、以及分頻器，將所有這些器件集成在一起。為了覆蓋整個(gè)廣播頻段，電感-電容壓控振蕩器(LC VC0)的輸出是可程控的，并且將電感-電容壓控振蕩器(LC VCO)的輸出輸入至第二分配分頻器中以產(chǎn)生本振頻率(L0)。數(shù)字鎖相環(huán)具有類似于所述模擬鎖相環(huán)的類似結(jié)構(gòu)，包括鑒頻鑒相器(PFD)、電荷泵(CP)、低通環(huán)路濾波器(LPF)、壓控振蕩器(LC-VC0)、以及分頻器，不同的是通常數(shù)字鎖相環(huán)的振蕩器采用環(huán)形結(jié)構(gòu)以減少占用面積。這種環(huán)形振蕩器僅僅需要固定的輸出頻率，通過分頻器組提供一組時(shí)鐘。
[0058]本發(fā)明所述廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)無片外晶體，就可以實(shí)現(xiàn)片內(nèi)所需的時(shí)鐘，完成接收，在無晶體解決方案上實(shí)現(xiàn)了突破。
[0059]實(shí)施例
[0060]本實(shí)施例提供一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，所述無晶體時(shí)鐘產(chǎn)生系統(tǒng)圖圖2所示，包括:高頻電感-電容數(shù)字控制振蕩器1、緩沖器2、第一分頻器3、分頻器組
4、模擬鎖相環(huán)5、第二分頻器6、接收器7、及數(shù)字信號(hào)處理器8。
[0061]高頻電感-電容數(shù)字控制振蕩器I是低相位噪聲的電感-電容振蕩器，用于輸出振蕩頻率，所述高頻電感-電容數(shù)字控制振蕩器I是整個(gè)芯片最先啟動(dòng)的模塊之一。在本實(shí)施例中高頻電感-電容數(shù)字控制振蕩器I采用9.216G赫茲的電感-電容數(shù)字控制振蕩器，因?yàn)閷?duì)于電感Q而言，采用9.216G赫茲的電感-電容數(shù)字控制振蕩器比較好。
[0062]緩沖器2與所述高頻電感-電容數(shù)字控制振蕩器I連接，用于提高所述高頻電感-電容數(shù)字控制振蕩器I的隔離度。所述緩沖器2是可選可不選的元件。本實(shí)施例中采用二分頻器作為緩沖器。
[0063]第一分頻器3與所述緩沖器2連接或者直接與所述高頻電感-電容數(shù)字控制振蕩器I連接，用于產(chǎn)生并輸出模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘。由于不受晶體諧振頻率的限制，模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘的頻率是可設(shè)計(jì)參數(shù)，所以它可以用于優(yōu)化模擬鎖相環(huán)的性能。本實(shí)施例中，所述第一分頻器3支持具有多個(gè)選擇，即72M，96M, 128M或144MHz赫茲的模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘。在本實(shí)施例中，所述第一分頻器3采用二分頻器，輸出信號(hào)分頻到2304M赫茲再進(jìn)一步分頻送至模擬鎖相環(huán)5。
[0064]分頻器組4與所述緩沖器2連接或者直接與所述高頻電感-電容數(shù)字控制振蕩器I連接，用于產(chǎn)生并輸出各種不同的數(shù)字時(shí)鐘。由于高頻電感-電容數(shù)字控制振蕩器I輸出的頻率很高，所以分頻器組4通過不同的分頻比產(chǎn)生各種頻率的時(shí)鐘輸出。在本實(shí)施例中，所述分頻器組4采用一組分頻器以便提供各種頻率的CMOS時(shí)鐘。在本實(shí)施例中，所述分頻器組4使用一組分頻器，輸出信號(hào)進(jìn)一步除3分頻到1536M赫茲給數(shù)字時(shí)鐘，即提供源自1536M赫茲的輸入時(shí)鐘的96M、128M、192M、256M、和384M赫茲CMOS時(shí)鐘。所述數(shù)字時(shí)鐘以開環(huán)方式產(chǎn)生。
[0065]模擬鎖相環(huán)5通常是具有大于50M赫茲基準(zhǔn)時(shí)鐘的Σ - Λ小數(shù)分頻鎖相環(huán)，其與所述第一分頻器3連接，用于接收基準(zhǔn)時(shí)鐘，并產(chǎn)生振蕩頻率。所產(chǎn)生的振蕩頻率是提供給接收器7，并作為本振頻率(LO)的來源。其中，所述模擬鎖相環(huán)5包括鑒頻鑒相器(PFD)51、電荷泵(CP) 52、低通環(huán)路濾波器(LPF) 53，電感-電容壓控振蕩器54、第三分頻器55、Σ-Δ調(diào)制器56。當(dāng)模擬鎖相環(huán)接收到所述基準(zhǔn)時(shí)鐘后，就會(huì)根據(jù)所需要解調(diào)的頻率，即射頻信號(hào)的輸入頻率，產(chǎn)生壓控振蕩器的振蕩頻率。在多模多制式的廣播系統(tǒng)芯片中，所述模擬鎖相環(huán)5采用Σ-Λ小數(shù)分頻鎖相環(huán)，因?yàn)?，所述?Λ小數(shù)分頻鎖相環(huán)的基準(zhǔn)時(shí)鐘是可變參數(shù)，這種可變參數(shù)可用于規(guī)避小數(shù)雜散(fractional-spur)。而小數(shù)雜散是小數(shù)分頻鎖相環(huán)的設(shè)計(jì)難點(diǎn)之一。具體在本實(shí)施例中，所述Σ-Λ小數(shù)分頻鎖相環(huán)中電感-電容壓控振蕩器54采用5.6-8G赫茲的電感-電容壓控振蕩器，Σ-Λ調(diào)制器56采用22位Σ-Λ調(diào)制器，用于實(shí)現(xiàn)了小于lppm (ppm,百萬分之一)頻率分辨率。電感-電容壓控振蕩器從
5.6G赫茲運(yùn)行至8G赫茲以便覆蓋整個(gè)接收頻帶，并兼顧到壓控器頻率隨工藝、溫度、和電源電壓的變化。
[0066]第二分頻器6與所述模擬鎖相環(huán)5連接，具體就是與模擬鎖相環(huán)5中的電感-電容數(shù)字控制振蕩器54連接，用于將模擬鎖相環(huán)5輸出的頻率進(jìn)行分頻，產(chǎn)生所需的本振頻率(L0)。
[0067]接收器7與所述第二分頻器6連接，用于接收射頻信號(hào)，數(shù)字化射頻信號(hào)。所述射頻信號(hào)通過模擬接收鏈降頻，再通過模擬-數(shù)字轉(zhuǎn)換器(ADC)數(shù)字化。
[0068]數(shù)字信號(hào)處理器8分別與所述接收器7和高頻電感-電容數(shù)字控制振蕩器I連接，用于接收所述接收器7輸出的信號(hào)頻率，分析接收到的信號(hào)頻率，得到本振頻率(LO)和所接收到的信號(hào)頻率的頻率偏差(FD)，根據(jù)頻率偏差(FD)調(diào)節(jié)所述高頻電感-電容數(shù)字控制振蕩器1，使所述高頻電感-電容數(shù)字控制振蕩器I的頻率接近理想值，即所述數(shù)字信號(hào)處理器8采用自動(dòng)頻率控制方法將得到本振頻率(LO)和所接收到的信號(hào)頻率的頻率偏差(FD)反饋至高頻電感-電容數(shù)字控制振蕩器1，并調(diào)諧頻率偏差信息使其校正高頻電感-電容數(shù)字控制振蕩器I的頻率。
[0069]本實(shí)施例提供一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)如具體應(yīng)用電路圖圖3所示，其的工作步驟如下:
[0070]首先9.216G赫茲的電感-電容數(shù)字控制振蕩器I啟動(dòng)工作，輸出較高的振蕩頻率，其基本上是在芯片通電后就會(huì)啟動(dòng)。當(dāng)芯片需要接收時(shí)，其他電路就會(huì)開啟。9.216G赫茲的電感-電容數(shù)字控制振蕩器I輸出的振蕩頻率經(jīng)過緩沖器2 (二分頻器)緩存后分別進(jìn)入第一分頻器3和分頻器組4，第一分頻器3提供給Σ - Λ小數(shù)分頻鎖相環(huán)5基準(zhǔn)時(shí)鐘，分頻器組4產(chǎn)生各種不同的時(shí)鐘供 數(shù)字時(shí)鐘使用。由于9.216G赫茲的電感-電容數(shù)字控制振蕩器I輸出的頻率很高，所以通過不同的分頻比就可以產(chǎn)生各種頻率的時(shí)鐘輸出。接著所述Σ-Λ小數(shù)分頻鎖相環(huán)5接收到基準(zhǔn)時(shí)鐘，根據(jù)所需要解調(diào)的射頻輸入頻率產(chǎn)生壓控振蕩器的振蕩頻率，接收所述Σ-Λ小數(shù)分頻鎖相環(huán)5產(chǎn)生的振蕩頻率是提供給接收器7作為接收本振頻率的來源。如果接收的本振頻率和Σ-Λ小數(shù)分頻鎖相環(huán)產(chǎn)生振蕩頻率是同一頻率，那么直接將Σ-Λ小數(shù)分頻鎖相環(huán)5輸出供給接收器7 ;但是現(xiàn)在的接收器7采用零中頻或低中頻架構(gòu)，Σ-△小數(shù)分頻鎖相環(huán)5產(chǎn)生的頻率和本振頻率并不相同。同時(shí)Σ-Λ小數(shù)分頻鎖相環(huán)5產(chǎn)生的頻率只有兩個(gè)相位，O和180度。如果是零中頻，那么就需要至少四個(gè)相位，0、90、180、和270度。這些相位可以采用分頻器產(chǎn)生，所以現(xiàn)代接收器7的設(shè)計(jì)中，一般會(huì)把鎖相環(huán)產(chǎn)生的頻率設(shè)計(jì)的比本振頻率高2倍、3倍、4倍、乃至8倍、16倍、64倍等等，這樣在Σ-Λ小數(shù)分頻鎖相環(huán)5和接收器7之間，會(huì)有第二分頻器6，Σ-Δ小數(shù)分頻鎖相環(huán)5的輸出送入分頻器6，產(chǎn)生所需的本振頻率。本振頻率到達(dá)接收器7后，接收器7接收所需要的信號(hào)，數(shù)字信號(hào)處理器8根據(jù)對(duì)接收到的信號(hào)頻率的分析，得到本振頻率和接收到的信號(hào)頻率的頻率偏差(FD)。所述數(shù)字信號(hào)處理器8通過采用自動(dòng)頻率控制方法，根據(jù)頻率偏差調(diào)節(jié)所述9.216G赫茲的電感-電容數(shù)字控制振蕩器1，使9.216G赫茲的電感-電容數(shù)字控制振蕩器I的頻率接近理想值，這個(gè)步驟稱做“采集”，其中采用自動(dòng)頻率控制方法以便提高數(shù)字控制振蕩器的頻率準(zhǔn)確度。由于集成的9.216G赫茲的電感-電容數(shù)字控制振蕩器I無法做到非常準(zhǔn)確的頻率，一般在幾百ppm之內(nèi)，直接使用無法滿足廣播系統(tǒng)解調(diào)的需要。通過所述“采集”過程，降低9.216G赫茲的電感-電容數(shù)字控制振蕩器I時(shí)鐘準(zhǔn)確度的要求，只要采集到頻率偏差即可，這時(shí)9.216G赫茲的電感-電容數(shù)字控制振蕩器I即使有幾百PPm的頻偏也可以滿足要求。并且該“采集”過程很快，完全可以滿足切換頻道的時(shí)間要求，一旦完成“采集”，9.216G赫茲的電感-電容數(shù)字控制振蕩器I的頻率偏差就可以控制在幾個(gè)至十幾個(gè)ppm之內(nèi)，滿足廣播系統(tǒng)解調(diào)的要求。完成“采集”后，接收器7就可以正常接收信號(hào)頻率。
[0071]廣播電視系統(tǒng)中，正常的接受，F(xiàn)M系統(tǒng)需要大約200ppm的時(shí)鐘準(zhǔn)確度；數(shù)字有線電視(DVB-C)大約需要50ppm的時(shí)鐘準(zhǔn)確度。準(zhǔn)確的時(shí)鐘要求和解調(diào)的實(shí)現(xiàn)有關(guān)。這樣的精度完全靠高頻電感-電容數(shù)字控制振蕩器I來實(shí)現(xiàn)非常困難。但是自動(dòng)頻率控制的“采集”過程，就對(duì)時(shí)鐘準(zhǔn)確度的要求大大放松了，使高頻電感-電容數(shù)字控制振蕩器I可以被集成。
[0072]在本發(fā)明中還需要注意對(duì)于數(shù)字控制振蕩器的片上基準(zhǔn)的另一挑戰(zhàn)是近端(close-1n)的相位噪聲，《低相位噪聲和低功耗的多波段CMOS壓控振蕩器》(A Low PhaseNoise and Low Power Mult1-Band CMOS Voltage Controlled Oscillator)中描述到在IOK赫茲偏頻上，4.7G赫茲CMOS壓控振蕩器所測量的相位噪聲是-80dBc/Hz。在4.7G赫茲上從IOK赫茲到IOM赫茲積分相位噪聲是-40dBc。這表明片上基準(zhǔn)時(shí)鐘能夠支持高性能、高信噪比的廣播系統(tǒng)。
[0073]本發(fā)明所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)無需片外晶體集成片外晶體，降低物料成本；提高芯片集成度；鎖相環(huán)不用支持多個(gè)晶體頻點(diǎn)；廣播系統(tǒng)芯片不再受晶體品質(zhì)的影響；避免了來自晶體振動(dòng)的諧波；去除了為數(shù)字電路提供時(shí)鐘的鎖相環(huán)，數(shù)字時(shí)鐘由開環(huán)方式實(shí)現(xiàn)；解決了高頻基準(zhǔn)時(shí)鐘的產(chǎn)生問題，可以產(chǎn)生幾個(gè)高頻基準(zhǔn)時(shí)鐘，以便小數(shù)分頻鎖相環(huán)消除雜散；更高的集成度以減少片外干擾，例如，來自PCB的干擾。對(duì)于終端客戶來講，減少一個(gè)重要的元件，降低缺貨風(fēng)險(xiǎn)，同時(shí)降低了生產(chǎn)成本和生成周期，提高了成品率。
[0074]綜上所述，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0075]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于，所述無晶體時(shí)鐘產(chǎn)生系統(tǒng)包括: 高頻電感-電容數(shù)字控制振蕩器、第一分頻器、分頻器組、模擬鎖相環(huán)、第二分頻器、接收器、及數(shù)字信號(hào)處理器； 高頻電感-電容數(shù)字控制振蕩器，用于輸出振蕩頻率； 第一分頻器與所述高頻電感-電容數(shù)字控制振蕩器連接，用于產(chǎn)生并輸出所述模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘； 分頻器組與所述高頻電感-電容數(shù)字控制振蕩器連接，用于產(chǎn)生并輸出各種不同的數(shù)字時(shí)鐘； 模擬鎖相環(huán)與所述第一分頻器連接，用于接收基準(zhǔn)時(shí)鐘，并產(chǎn)生振蕩頻率； 第二分頻器與所述模擬鎖相環(huán)連接，用于將模擬鎖相環(huán)輸出的頻率進(jìn)行分頻，產(chǎn)生所需的本振頻率； 接收器與所述第二分頻器連接，用于接收射頻信號(hào)，數(shù)字化射頻信號(hào)； 數(shù)字信號(hào)處理器分別與所述接收器和所述高頻電感-電容數(shù)字控制振蕩器連接，用于接收和分析所述接收器輸出的信號(hào)頻率，得到本振頻率和所接收到的信號(hào)頻率的頻率偏差，根據(jù)所述頻率偏差調(diào)節(jié)高頻電感-電容數(shù)字控制振蕩器。
2.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述模擬鎖相環(huán)的基準(zhǔn)時(shí)鐘的頻率是可設(shè)計(jì)參數(shù)。
3.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述分頻器組通過不同的分頻比產(chǎn)生各種頻率的數(shù)字時(shí)鐘輸出。
4.根據(jù)權(quán)利要求3所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述數(shù)字時(shí)鐘由開環(huán)方式實(shí)現(xiàn)。
5.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述模擬鎖相環(huán)包括鑒頻鑒相器、電荷泵、低通環(huán)路濾波器、電感-電容壓控振蕩器、第三分頻器。
6.根據(jù)權(quán)利要求5所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述模擬鎖相環(huán)采用Σ-Λ小數(shù)分頻鎖相環(huán)，所述Σ-Λ小數(shù)分頻鎖相環(huán)包括Σ-Λ調(diào)制器。
7.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述接收器接收的射頻信號(hào)通過模擬接收鏈降頻，再通過模擬-數(shù)字轉(zhuǎn)換器數(shù)字化。
8.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述模擬鎖相環(huán)所產(chǎn)生的振蕩頻率是提供給接收器，并作為本振頻率的來源。
9.根據(jù)權(quán)利要求1所述的廣播系統(tǒng)芯片的無晶體時(shí)鐘產(chǎn)生系統(tǒng)，其特征在于:所述數(shù)字信號(hào)處理器采用自動(dòng)頻率控制方法將所述頻率偏差反饋至所述高頻電感-電容數(shù)字控制振蕩器，調(diào)諧頻率偏差信息使其校正所述高頻電感-電容數(shù)字控制振蕩器的頻率。
【文檔編號(hào)】H03L7/18GK103888136SQ201210559882
【公開日】2014年6月25日 申請(qǐng)日期:2012年12月20日 優(yōu)先權(quán)日:2012年12月20日
【發(fā)明者】李振彪 申請(qǐng)人:瀾起科技（上海）有限公司