電連接。配置在晶體管101的第一主面S1上的柵極電極110與配置在晶體管102的第一主面S2上的源極電極123通過導(dǎo)電部件115電連接。另外，柵極電極110也可以與焊盤106的第一主面S3電連接(參照圖7)。另外，配置在晶體管102的第二主面S5上的源極電極122與焊盤106的第一主面S3電連接。
[0075]如圖6所示，復(fù)合型半導(dǎo)體器件100中，焊盤106的第一主面S3與晶體管102的第二主面S5相對而接觸。并且，焊盤106的第一主面S3與晶體管101的第二主面S4相對而接觸。
[0076]晶體管101的第二主面S4使用導(dǎo)熱性的焊接材料而焊接在焊盤106的第一主面S3上。由于焊接材料具有導(dǎo)熱性，所以能夠使晶體管101產(chǎn)生的熱散發(fā)到焊盤106上。另夕卜，因為晶體管101與焊盤106無需電連接，所以焊接材料可以不具有導(dǎo)電性。晶體管102的第二主面S5通過焊錫等而焊接在晶體管106的第一主面S3上。焊錫具有將晶體管102焊接到焊盤106上，并將晶體管102與焊盤106電連接的功能。另外，代替焊錫也可以使用焊接性能高的導(dǎo)電性漿料。
[0077]依照本實施方式的復(fù)合型半導(dǎo)體器件，GaN器件1(晶體管101)和Si — FET2 (晶體管102)配置在同一個引線框上。這樣，該GaN器件1的第二主面S4與共源共柵結(jié)構(gòu)的源極的電位(S1- FET2的源極電位)為同電位。因而，GaN器件1上不會被施加漏極電位那樣的高電壓，能夠得到具有足夠可靠性的復(fù)合型半導(dǎo)體器件。
[0078][總結(jié)]
[0079]本發(fā)明第一技術(shù)方案的復(fù)合型半導(dǎo)體器件由第一場效應(yīng)晶體管(GaN器件1)與第二場效應(yīng)晶體管(Si — FET2)串聯(lián)連接而成，在該復(fù)合型半導(dǎo)體器件中，上述第一場效應(yīng)晶體管和上述第二場效應(yīng)晶體管被獨立地控制，上述第二場效應(yīng)晶體管先導(dǎo)通，上述第一場效應(yīng)晶體管在上述第二場效應(yīng)晶體管導(dǎo)通后導(dǎo)通，由此上述復(fù)合型半導(dǎo)體器件導(dǎo)通。
[0080]本發(fā)明第八技術(shù)方案的復(fù)合型半導(dǎo)體器件的控制方法，是由第一場效應(yīng)晶體管(GaN器件1)與第二場效應(yīng)晶體管(Si — FET2)串聯(lián)連接而成的復(fù)合型半導(dǎo)體器件的控制方法，對上述第一場效應(yīng)晶體管和上述第二場效應(yīng)晶體管獨立地進行控制，通過使上述第二場效應(yīng)晶體管先導(dǎo)通，在上述第二場效應(yīng)晶體管導(dǎo)通后使上述第一場效應(yīng)晶體管導(dǎo)通，從而使上述復(fù)合型半導(dǎo)體器件導(dǎo)通。
[0081]依照上述方案，第一場效應(yīng)晶體管不會先導(dǎo)通，所以能夠降低第二場效應(yīng)晶體管上被施加高電壓的可能。由此，能夠使用耐壓更低的第二場效應(yīng)晶體管。從而，能夠縮小第二場效應(yīng)晶體管的面積，實現(xiàn)復(fù)合型半導(dǎo)體器件的小型化(即，節(jié)省空間)。
[0082]本發(fā)明第二技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第一技術(shù)方案中，上述第一場效應(yīng)晶體管是常導(dǎo)通型，上述第二場效應(yīng)晶體管是常截止型。
[0083]本發(fā)明第三技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第一或第二技術(shù)方案中，上述第一場效應(yīng)晶體管先成為非導(dǎo)通，上述第二場效應(yīng)晶體管在上述第一場效應(yīng)晶體管成為非導(dǎo)通之后成為非導(dǎo)通，由此上述復(fù)合型半導(dǎo)體器件成為非導(dǎo)通。
[0084]本發(fā)明第九技術(shù)方案的復(fù)合型半導(dǎo)體器件的控制方法是，在上述第八技術(shù)方案中，通過使上述第一場效應(yīng)晶體管先成為非導(dǎo)通，在上述第一場效應(yīng)晶體管成為非導(dǎo)通之后使上述第二場效應(yīng)晶體管成為非導(dǎo)通，從而使上述復(fù)合型半導(dǎo)體器件成為非導(dǎo)通。
[0085]依照上述方案，第一場效應(yīng)晶體管不會后成為非導(dǎo)通，所以能夠降低第二場效應(yīng)晶體管上被施加高電壓的可能。從而，根據(jù)上述原理，能夠?qū)崿F(xiàn)復(fù)合型半導(dǎo)體器件的小型化(即，節(jié)省空間)。
[0086]本發(fā)明第四技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第一至第三之任一技術(shù)方案中，上述第一場效應(yīng)晶體管的工作閾值電壓低于上述第二場效應(yīng)晶體管的工作閾值電壓。
[0087]本發(fā)明第五技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第四技術(shù)方案中，上述第一場效應(yīng)晶體管的工作閾值電壓為負電壓。
[0088]本發(fā)明第六技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第二技術(shù)方案中，上述第二場效應(yīng)晶體管具有形成有柵極電極和漏極電極的第一主面，和形成有源極電極的第二主面。
[0089]根據(jù)上述方案，能夠提高復(fù)合型半導(dǎo)體器件的可靠性。
[0090]本發(fā)明第七技術(shù)方案的復(fù)合型半導(dǎo)體器件是，在上述第一至第六之任一技術(shù)方案中，上述第一場效應(yīng)晶體管的耐壓高于上述第二場效應(yīng)晶體管的耐壓。
[0091]本發(fā)明第十技術(shù)方案的復(fù)合型半導(dǎo)體器件的控制方法是，在上述第八或第九技術(shù)方案中，在令用于對上述第一場效應(yīng)晶體管的柵極供給電流的柵極電阻的值為RG1，用于對上述第二場效應(yīng)晶體管的柵極供給電流的柵極電阻的值為RG2，上述第一場效應(yīng)晶體管的柵極一漏極間電容的值為QGD1，上述第二場效應(yīng)晶體管的柵極一漏極間電容的值為QGD2的情況下，以滿足以下數(shù)學(xué)式(1)的方式，決定上述第一場效應(yīng)晶體管的柵極電阻和上述第二場效應(yīng)晶體管的柵極電阻，
[0092]RG1*QGD1 < RG2*QGD2...(1)。
[0093]本發(fā)明第十一技術(shù)方案的復(fù)合型半導(dǎo)體器件的控制方法是，在上述第八或第九技術(shù)方案中，在令用于對上述第一場效應(yīng)晶體管的柵極供給電流的柵極電阻的值為RG1，用于對上述第二場效應(yīng)晶體管的柵極供給電流的柵極電阻的值為RG2，上述第一場效應(yīng)晶體管的柵極電容的值為QG1，上述第二場效應(yīng)晶體管的柵極電容的值為QG2的情況下，以滿足以下數(shù)學(xué)式(2)的方式，決定上述第一場效應(yīng)晶體管的柵極電阻和上述第二場效應(yīng)晶體管的柵極電阻，
[0094]RG1*QG1 < RG2*QG2...(2)。
[0095]本發(fā)明并不限定于上述各實施方式，在各技術(shù)方案請求保護的范圍內(nèi)可以有各種變更，由不同實施方式各自公開的技術(shù)手段適當(dāng)組合而得到的實施方式也包含在本發(fā)明的技術(shù)范圍內(nèi)。另外，通過組合各實施方式各自公開的技術(shù)手段，能夠形成新的技術(shù)特征。
[0096]工業(yè)利用性
[0097]本發(fā)明能夠適用于由常導(dǎo)通型第一場效應(yīng)晶體管和常截止型第二場效應(yīng)晶體管以共源共柵方式連接而成的復(fù)合型半導(dǎo)體器件及其控制方法。本發(fā)明尤其適用于由GaN器件和S1- FET以共源共柵方式連接而成的復(fù)合型半導(dǎo)體器件及其控制方法。
[0098]附圖標記說明
[0099]1 GaN器件(第一場效應(yīng)晶體管)
[0100]2 S1- FET (第二場效應(yīng)晶體管)
[0101]10復(fù)合型半導(dǎo)體器件。
【主權(quán)項】
1.一種復(fù)合型半導(dǎo)體器件，其由第一場效應(yīng)晶體管和第二場效應(yīng)晶體管串聯(lián)連接而成，該復(fù)合型半導(dǎo)體器件的特征在于: 所述第一場效應(yīng)晶體管和所述第二場效應(yīng)晶體管被獨立地控制， 所述第二場效應(yīng)晶體管先導(dǎo)通，所述第一場效應(yīng)晶體管在所述第二場效應(yīng)晶體管導(dǎo)通后導(dǎo)通，由此所述復(fù)合型半導(dǎo)體器件導(dǎo)通。2.如權(quán)利要求1所述的復(fù)合型半導(dǎo)體器件，其特征在于: 所述第一場效應(yīng)晶體管為常導(dǎo)通型，所述第二場效應(yīng)晶體管為常截止型。3.如權(quán)利要求1或2所述的復(fù)合型半導(dǎo)體器件，其特征在于: 所述第一場效應(yīng)晶體管先成為非導(dǎo)通，所述第二場效應(yīng)晶體管在所述第一場效應(yīng)晶體管成為非導(dǎo)通之后成為非導(dǎo)通，由此所述復(fù)合型半導(dǎo)體器件成為非導(dǎo)通。4.如權(quán)利要求1?3中任一項所述的復(fù)合型半導(dǎo)體器件，其特征在于: 所述第一場效應(yīng)晶體管的耐壓高于所述第二場效應(yīng)晶體管的耐壓。5.一種復(fù)合型半導(dǎo)體器件的控制方法，所述復(fù)合型半導(dǎo)體器件由第一場效應(yīng)晶體管和第二場效應(yīng)晶體管串聯(lián)連接而成，所述復(fù)合型半導(dǎo)體器件的控制方法的特征在于: 對所述第一場效應(yīng)晶體管和所述第二場效應(yīng)晶體管獨立地進行控制， 通過使所述第二場效應(yīng)晶體管先導(dǎo)通，在所述第二場效應(yīng)晶體管導(dǎo)通后使所述第一場效應(yīng)晶體管導(dǎo)通，從而使所述復(fù)合型半導(dǎo)體器件導(dǎo)通。
【專利摘要】本發(fā)明提供一種能夠節(jié)省空間的復(fù)合型半導(dǎo)體器件及其控制方法。Si－FET(2)先導(dǎo)通，GaN器件(1)在Si－FET(2)導(dǎo)通后導(dǎo)通，由此復(fù)合型半導(dǎo)體器件(10)實現(xiàn)導(dǎo)通。
【IPC分類】H03K17/687, H03K17/10, H03K17/08
【公開號】CN105379118
【申請?zhí)枴緾N201480036978
【發(fā)明人】池谷直泰, 仲嶋明生, 印南航介
【申請人】夏普株式會社
【公開日】2016年3月2日
【申請日】2014年6月6日
【公告號】US20160142050, WO2015015899A1