半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種三維存儲器柵介質(zhì)層及其制造方法。
【背景技術(shù)】
[0002]為了改善存儲器件的密度，業(yè)界已經(jīng)廣泛致力于研發(fā)減小二維布置的存儲器單元的尺寸的方法。隨著二維(2D)存儲器件的存儲器單元尺寸持續(xù)縮減，信號沖突和干擾會顯著增大，以至于難以執(zhí)行多電平單元(MLC)操作。為了克服2D存儲器件的限制，業(yè)界已經(jīng)研發(fā)了具有三維(3D)結(jié)構(gòu)的存儲器件，通過將存儲器單元三維地布置在襯底之上來提高集成密度。
[0003]三維存儲器由于其特殊的三維結(jié)構(gòu)和復(fù)雜的工藝繼承，無法使用單晶(硅)材料而只能用多晶(硅)材料作為溝道。其中，多晶(硅)材料的晶粒大小、晶粒邊界的陷阱多少成為制約溝道導(dǎo)通能力的關(guān)鍵。高的界面態(tài)使得溝道的漏電較大，同時特性隨溫度的變化影響很大。
[0004]附圖1示出了現(xiàn)有技術(shù)中一種典型的三維存儲器。具體的，在襯底1上沉積不同介質(zhì)材料2A/2B構(gòu)成的堆疊以用作偽柵極，在多個偽柵極堆疊之間刻蝕開口填充絕緣材料形成存儲器單元之間的絕緣隔離層3。隔離層3包圍了多個有源區(qū)，刻蝕有源區(qū)內(nèi)的偽柵極堆疊形成溝道溝槽，在溝槽中沉積柵介質(zhì)4。在柵介質(zhì)4上共形沉積非晶溝道層5，例如非晶硅，并且在后續(xù)過程中通過退火工藝轉(zhuǎn)變?yōu)槎嗑У臏系缹印?br>[0005]做為一種電荷捕獲存儲器，柵介質(zhì)的特性是所有材料中最重要的部分，基本要求包括快的編程擦除速度以及良好的可靠性特性。通常而言，三維存儲器的柵介質(zhì)包括氧化硅/氮化硅(用作阻擋層)與高k材料的多層堆疊，其中要求柵介質(zhì)層的阻擋層具有良好的正向/反向注入抵擋以及低的陷阱態(tài)。因此，上述圖1所示的柵介質(zhì)層4通常至少包括三個子層，緊貼溝道層的隧穿層、隧穿層上用于存儲捕獲電荷的存儲層、以及存儲層與柵極/偽柵極之間的阻擋層。與以往其中隧穿層、存儲層、阻擋層依次沉積在單晶硅溝道層表面上的平面電荷捕獲存儲器的柵介質(zhì)制備方法不同，如圖1所示的三維存儲器由于其復(fù)雜的結(jié)構(gòu)，淀積順序的改變(溝道/隧穿層/存儲層/阻擋層變?yōu)樽钃鯇?存儲層/隧穿層/溝道)和溝道材料的變化(單晶硅變?yōu)槎嗑Ч?使得我們迫切需要尋求一種滿足以上三個基本要求的新的柵介質(zhì)制備方法。
[0006]另一方面，由于擦除操作時空穴遇到的價帶勢皇高度大于電子導(dǎo)帶勢皇高度，電荷存儲器一般采用0N0三明治結(jié)構(gòu)作為隧穿層。中間的氮氧化硅可以有效的降低擦除時空穴隧穿遇到的勢皇，極大的增強空穴隧穿幾率，加快擦除速度。
[0007]因此，依照圖1結(jié)構(gòu)的一種現(xiàn)有技術(shù)的柵極介質(zhì)層4的制備方法具體如圖2Α至圖2F所示(對應(yīng)于圖1中虛線框所示，為對柵介質(zhì)層4附近結(jié)構(gòu)的局部放大)。如圖2Α所示，在柵極/偽柵極結(jié)構(gòu)2Α/2Β中形成溝道溝槽，在溝道溝槽的側(cè)面和底部、偽柵極結(jié)構(gòu)的側(cè)面(以及襯底1露出溝槽的頂表面)上共形地沉積例如氧化硅材料的第一阻擋層4Α。隨后如圖2B所示，在第一阻擋層4A上共形沉積存儲層4B。如圖2C所示，在存儲層4B (圖中側(cè)面)上沉積隧穿層堆疊4C，包括氧化硅的第一隧穿層4C1、氮化硅或氮氧化硅的第二隧穿層4C2以及氧化硅的第三隧穿層4C3，并任選地退火處理。如圖2D所示，在第三隧穿層4C3上共形地沉積非晶材料層并退火使其部分結(jié)晶化成為多晶材料的溝道層5，其材質(zhì)例如為多晶硅。由此，形成了可加快擦除速度的ΟΝΟ結(jié)構(gòu)的隧穿層結(jié)構(gòu)。此后，如圖2Ε所示，去除圖1中的絕緣隔離層3，在暴露的開口(未示出)中選擇性去除偽柵極2Β，留下橫向凹槽，并且共形沉積高k材料的第二阻擋層6A。最后，如圖2F所示，形成金屬材料的柵極6B填充橫向凹槽。
[0008]然而，現(xiàn)有方法存在以下問題:1)淀積的氧化硅中含有較高的陷阱態(tài)，編程后會捕獲一部分電荷，引起短時間內(nèi)的閾值電壓漂移；2)和存儲層之間的界面處含有大量的陷阱態(tài)，成為電荷橫向擴散的通路，引起數(shù)據(jù)保持特性的退化。

【發(fā)明內(nèi)容】

[0009]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種三維存儲器及其制造方法，能夠有效減少缺陷態(tài)、抑制閾值電壓漂移，改善存儲層內(nèi)電荷橫向擴散，提高器件的可靠性。
[0010]為此，本發(fā)明一方面提供了一種半導(dǎo)體器件制造方法，包括步驟:在偽柵極側(cè)面形成主要包含氮化物的墊層；將墊層轉(zhuǎn)變?yōu)橹饕趸锏牡谝蛔钃鯇樱辉诘谝蛔钃鯇由弦来涡纬纱鎯?、隧穿層、溝道層；去除偽柵極，在暴露的第一阻擋層上形成第二阻擋層；在第二阻擋層上形成柵極導(dǎo)電層。
[0011]其中，轉(zhuǎn)變墊層的工藝選自ISSG、干氧氧化、濕氧氧化的任一種或其組合。
[0012]其中，去除偽柵極之后、形成第二阻擋層之前進一步包括，執(zhí)行氧化退火或ISSG工藝以在第一阻擋層上形成界面層。
[0013]其中，第二阻擋層材料為高k材料；任選地，存儲層為具有電荷俘獲能力的介質(zhì)材料，例如SilHfO^ZrOpYOxS其組合的單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)；任選地，隧穿層為高k材料、氮化硅、氧化硅，并優(yōu)選為多個子層的堆疊結(jié)構(gòu)；任選地，柵極導(dǎo)電層為多晶硅、多晶鍺硅、金屬單質(zhì)、或這些金屬的合金或這些金屬的導(dǎo)電氧化物和/或氮化物。
[0014]其中，墊層厚度為2?10nm。
[0015]本發(fā)明另外還提供了一種半導(dǎo)體器件，包括襯底、源漏區(qū)、溝道區(qū)、柵極介質(zhì)層和柵極導(dǎo)電層，柵極介質(zhì)層包括隧穿層、存儲層、第一阻擋層、第二阻擋層，其中第一阻擋層主要包含氧化物。
[0016]其中，第一阻擋層中0含量遠高于N含量。
[0017]其中，第一阻擋層與第二阻擋層之間進一步包括界面層；優(yōu)選地，界面層主要包含氧化物。
[0018]其中，第二阻擋層材料為高k材料；任選地，存儲層為具有電荷俘獲能力的介質(zhì)材料，例如SilHfO^ZrOpYOxS其組合的單層結(jié)構(gòu)或多層堆疊結(jié)構(gòu)；任選地，隧穿層為高k材料、氮化硅、氧化硅，并優(yōu)選為多個子層的堆疊結(jié)構(gòu)；任選地，柵極導(dǎo)電層為多晶硅、多晶鍺硅、金屬單質(zhì)、或這些金屬的合金或這些金屬的導(dǎo)電氧化物和/或氮化物。
[0019]依照本發(fā)明的半導(dǎo)體器件及其制造方法，將氮化物墊層轉(zhuǎn)變?yōu)檠趸镒钃鯇?，能夠有效減少缺陷態(tài)、抑制閾值電壓漂移，改善存儲層內(nèi)電荷橫向擴散，提高器件的可靠性。
【附圖說明】
[0020]以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中:
[0021]圖1為現(xiàn)有技術(shù)的三維存儲器件的剖視圖；
[0022]圖2A至圖2F為圖1所示器件的柵介質(zhì)層制造方法的各步驟剖視圖；
[0023]圖3A至圖3H為本發(fā)明的柵介質(zhì)層制造方法的各步驟剖視圖；以及
[0024]圖4為本發(fā)明的三維存儲器件制造方法的示意性流程圖。
【具體實施方式】
[0025]以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了能有效地減少缺陷態(tài)的三維存儲器制造方法。需要指出的是，類似的附圖標記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹夑P(guān)系。
[0026]首先，如圖1所示，形成基礎(chǔ)結(jié)構(gòu)。
[0027]在襯底1上交替形成第一材料層2A與第二材料層2B的堆疊結(jié)構(gòu)2。襯底1材質(zhì)可以包括體娃(bulk Si)、體鍺(bulk Ge)、絕緣體上娃(SOI)、絕緣體上鍺(GeOI)或者是其他化合物半導(dǎo)體襯底，例如SiGe、SiC、GaN、GaAs、InP等等，以及這些物質(zhì)的組合。為了與現(xiàn)有的1C制造工藝兼容，襯底1優(yōu)選地為含硅材質(zhì)的襯底，例如S1、SO1、SiGe、S1: C等。堆疊結(jié)構(gòu)2的選自以下材料的組合并且至少包括一種絕緣介質(zhì):如氧化硅、氮化硅、非晶碳、類金剛石無定形碳(DLC)、氧化鍺、氧化鋁、等及其組合。第一材料層2A具有第一刻蝕選擇性，第二材料層2B具有第二刻蝕選擇性并且不同于第一刻蝕選擇性(例如兩種材料之間的刻蝕選擇比大于5:1并優(yōu)選大于10:1)。在本發(fā)明一個優(yōu)選實施例中，疊層結(jié)構(gòu)2A/2B均為非導(dǎo)電材料，層2A/層2B的組合例如氧化硅與氮化硅的組合、氧化硅與(未摻雜)多晶硅或非晶硅的組合、氧化硅或氮化硅與非晶碳的組合等等。在本發(fā)明另一優(yōu)選實施例中，層2A與層2B在濕法腐蝕條件或者在氧等離子干法刻蝕條件下具有較大的刻蝕選擇比(例如大于 5:1)。層 2A、層 2B 的沉積方法包括 PECVD、LPCVD、HDPCVD、MOCVD、MBE、ALD、熱氧化、蒸發(fā)、濺射等各種工藝。在本發(fā)明一個最優(yōu)實施例中，層2A為二氧化硅，層2B為氮化硅。
[0028]在陣列區(qū)域刻蝕(偽柵極)堆疊結(jié)構(gòu)2直至暴露襯底1，形成偽柵極開孔(或稱第一開孔)并在其中形成填充層3 (填充層3下方的襯底將形成未來的共源區(qū))。優(yōu)選地，采用RIE或等離子干法刻蝕各向異性刻蝕層2A/層2B的堆疊結(jié)構(gòu)2，形成露出襯底1以及襯底1上交替堆疊的層2A/層2B的側(cè)壁的開孔(未示出)。刻蝕氣體例如針對二氧化硅和氮化硅等材質(zhì)的碳氟基刻蝕氣體，并且通過增加碳氟比而在側(cè)壁形成由含C聚合物形成的臨時保護側(cè)壁，最終獲得較好的垂直側(cè)壁。在本發(fā)明一個優(yōu)選實施例中刻蝕氣體優(yōu)選C3F6、C4Fs等含C量比較高的氣體并進一步優(yōu)選通過增加氧化性氣體如0 2、C0等控制側(cè)壁形貌。平行于襯底1表面切得的孔槽的截面形狀可以為矩形、方形、菱形、圓形、半圓形、橢圓形、三角形、五邊形、五角形、六邊形、八邊形等等各種幾何形狀。填充層3沉積方法包括PECVD、HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等，材質(zhì)優(yōu)選為與堆疊結(jié)構(gòu)2的層2A、層2B均具有高選擇性的材料，例如層3、層2A、層2B三者之間每兩個之間的刻蝕選擇比均大于等于5:1。在本發(fā)明一個優(yōu)選實施例中，層2A為氧化硅，層2B為氮化硅，填充層3為非晶鍺、非晶碳、DLC氮氧化娃等，反之亦然。
[0029]接著，與刻蝕形成第一開孔的工藝類似，RIE或等離子干法刻蝕各向異性刻蝕層2A/層2B的堆疊結(jié)構(gòu)2，在第一開孔的周圍形成多個露出襯底1以及襯底1上交替堆疊的層2A/層2B的側(cè)壁的第二開孔。刻蝕氣體例如針對二氧化硅和氮化硅等材質(zhì)的碳氟基刻蝕氣體，并且通過增加碳氟比而在側(cè)壁形成由含C聚合物形成的臨時保護側(cè)壁，最終獲得較好的垂直側(cè)壁。在本發(fā)明一個優(yōu)選實施例中刻蝕氣體優(yōu)選C3F6、C4Fs等含C量比較高的氣體并進一步優(yōu)