15的 源極接地，柵極接偏置電路的第二偏置電壓BIAS2,第五PMOS管M13的柵極接所述第一使能 信號EN_L，源極接地，所述第六PMOS管M14的源極和漏極接地。
[0035] 所述控制信號B由兩個使能信號（第三使能信號SEL_P和第四使能信號EN)經過 與非門后再經過非門產生。
[0036] 電源單元100的主要功能是產生介于1. 2V和3. 3V之間的輸出電壓VDD1PX，供時 鐘單元200內部使用。電源單元100有兩路輸入電壓，分別為第一輸入電壓VDD33、第二輸 入電壓VDD12,輸出電源為VDD1PX。A模塊主要由受使能信號EN_L、SEL_N控制的倒比管和 源級接到第二輸入電壓￥0012的冊5管組成?！?1、5￡1_隊5￡1^ 3均為使能信號。8模塊由 一個射級跟隨電路組成，第一偏置電壓BIAS1、第二偏置電壓BIAS2連接到時鐘單元的偏置 電路。
[0037] 請繼續(xù)參考圖1，時鐘單元200包括內部振蕩器210和時鐘選擇模塊220,內部振 蕩器210采用交叉開關翻轉的方式來產生自激振蕩產生內部參考時鐘；時鐘選擇模塊220 接收所述使能信號，在外部參考時鐘和內部參考時鐘間中選擇其中一路以輸出。時鐘選擇 模塊220雖是在外部參考時鐘和內部參考時鐘間中選擇其中一路輸出，但其輸出端口也有 兩個（ACLKN/ACLKP)。其中，外部參考時鐘由外部時鐘300產生，電路結構和功能具有通用 性，不做詳細介紹。
[0038] 請參閱圖1、圖2和圖3,內部振蕩器210包括振蕩放大器（OSC_COMP) 212、緩沖單 元（OBUFFER)214以及差分反饋單元（CLK_SENDTODIFF)216,所述緩沖單元214的兩個輸入 端INNT/INPT接所述振蕩放大器212的兩個輸出端OUTP/OUTN，所述差分反饋單元216的 輸入端IN接所述緩沖單元214的兩個輸出端OUTPT/OUTNT的其中一個OUTPT，兩個輸出端 OUTPS/OUTNS將差分反饋信號SELN/SELP反饋給所述振蕩放大器212,所述振蕩放大器212 接受兩個所述差分反饋信號SELN/SELP產生穩(wěn)定振蕩并輸出時鐘信號，所述緩沖單元214 將所述振蕩放大器212輸出的時鐘信號緩沖后輸出兩路所述內部參考時鐘至所述時鐘選 擇模塊220。其中緩沖單元（OBUFFER)214以及差分反饋單元（CLK_SENDTODIFF)216電路結 構和功能具有通用性，不做詳細介紹。另外，振蕩放大器212、緩沖單元214以及差分反饋單 元216的工作電源VDD1PX均由電源單元100提供。
[0039] 在一個實施例中，振蕩放大器（OSC_COMP) 212的結構如圖4所示，所述差分反饋單 元216的差分反饋信號SELN/SELPSELP為反相的時鐘信號，在SELP和SELN的控制下，標準 傳輸門Tl、T4和T2、T3交替導通，并產生反向的差分壓差，傳送到Xo、Yo兩處給B區(qū)域的 放大器放大，并放大輸出到C區(qū)域（Uo/Vo)產生輸出信號。C區(qū)域所示電路將輸出信號做電 壓轉換并穩(wěn)定共模壓后，最終由〇UTP、OUTN輸出電壓。此外IBIAS1和IBIAS2為偏置電流， BIAS 2和BIAS1為偏置電壓，EN(同電源單元200的第四使能信號EN)為使能關斷信號，他 們均由外部的通用控制電路產生。
[0040] 請結合圖1和圖5,檢測比較單元400在所述使能信號的控制下，將所述頻率處理 單元500輸出的時鐘信號的占空比轉化為直流電壓作為兩路所述反饋信號SENN/SENP反饋 給所述占空比校正單元600。
[0041] 圖5為一個實施例中的檢測比較單元400的結構圖。SENSER0P_2模塊為其輸入 級，輸入端口是INN和INP，輸入方波經過電阻Rl，R2和M0S電容M1，M2構成的低通濾波 器濾波變?yōu)橹绷麟娖?，輸入比較電路。SENSER0P_2模塊通過II和12連接折疊運放的增 益級SENSER0P_3模塊。SENS0R0P_3模塊為上下兩層電流鏡構成的通用模塊。SENSER0P_3 模塊的輸出SENN和SENP連接SENSER0P_4模塊，SENSER0P_4模塊為輸出電位矯正電路， 其輸出1_12連接SENSER0P_3模塊，構成負反饋。整個電路由SENSER0P_1模塊提供偏置， IBIAS6連接SENSER0P_3, SENSER0P_4模塊的N管，為最下層電流鏡提供偏置。VBIAS連 接 SENSER0P_3, SENSER0P_4 模塊電流鏡中間一層的 N 管。1_15 和 1_10 為 SENSER0P_2， SENSER0P_3，SENSER0P_4模塊的上面兩層電流鏡提供偏置。SYS_PDP和SYS_PDN連接 SENSER0P_1模塊的下拉N管，控制SENSER0P_1模塊的開啟或關斷。從而控制整個SENSER0P 模塊的開啟或關斷。
[0042] 請參閱圖1、6A、6B、6C和6D，頻率處理單元500包括：控制信號緩沖模塊510、倍頻 信號產生模塊520、分頻信號產生模塊530和輸出信號選通模塊540。
[0043] 控制信號緩沖模塊510接收所述使能信號緩沖后直接輸出，控制信號緩沖模塊 510為控制信號緩沖，所有控制信號均由控制邏輯產生。并通過后表1、表2所示方式控制 頻率處理單元500處于分頻，倍頻，還是緩沖模式。
[0044] 參考圖6A，控制信號緩沖模塊510模塊輸入信號CKO_ENN(使能信號）、CKD_ ENN(使能信號）、CKM_ENN(使能信號）經過兩組反相器，分別產生同相信號CKO_ENN_P、 CKD_ENN_P、CKM_ENN_P，和反向信號CKO_ENN_N、CKD_ENN_N、CKM_ENN_N?？刂菩盘柧彌_模塊 510模塊通過CKO_ENN_N、CKD_ENN_N、CKO_ENN_P、CKD_ENN_P連接輸出信號選通模塊540模 塊的時鐘沿選擇電路542?？刂菩盘柧彌_模塊510模塊通過CKD_ENN_N連接分頻信號產生 模塊530模塊?？刂菩盘柧彌_模塊510模塊通過CKM_ENN_N連接倍頻信號產生模塊520模 塊。
[0045] 參考圖6B，倍頻信號產生模塊520接收所述使能信號和所述時鐘單元輸出的時鐘 信號，產生倍頻時鐘脈沖信號。給輸出信號選通模塊540模塊提供脈沖時鐘組合OUTNI_ND、 OUTPI_ND、OUTNL、OUTPL。
[0046] 輸入INPL1 (使能信號）、INNL1 (使能信號）、SYS_PDN(時鐘信號）、SYS_PDP (時鐘 信號）通過兩個電壓轉換模塊（1PXT01P2/1PXT01P2_PLL)模塊后進行交叉連接，CKM_ENN_ N通過兩個與非門控制其中兩路延時信號。倍頻信號產生模塊520模塊輸出的四相時鐘通 過OUTNI_ND、OUTPI_ND、OUTNL、OUTPL連接到輸出信號選通模塊540模塊的時鐘沿選擇電 路 542。
[0047] 參考圖6C，分頻信號產生模塊530接收所述使能信號，產生分頻時鐘脈沖信號。輸 入為INNL (使能信號）2和INPL2 (使能信號）。分頻后的輸出信號I70_A連接到輸出信號 選通模塊540模塊的時鐘沿選擇電路542。其中，模塊LATCH為鎖存器，信號170_A是最終 的2分頻輸出將輸出到輸出信號選通模塊540模塊的時鐘沿選擇電路542根據(jù)系統(tǒng)需求做 輸出選擇。
[0048] 參考圖6D，輸出信號選通模塊540,接收所述控制信號緩沖模塊510、倍頻信號產 生模塊520、分頻信號產生模塊530產生的信號以及所述使能信號，對經預校正的所述時鐘 信號進行倍頻、分頻或直接輸出預設占空比的時鐘信號output。
[0049] 請參閱圖6D、圖7A和圖7B，輸出信號選通模塊540包括時鐘沿選擇電路（TTG_ SELECT) 542、寄存電路（REGESTER) 544和倍頻輸出延遲電路（CTE_L00P) 546,其中：所述寄 存電路的輸入端接所述時鐘沿選擇電路542的輸出端output，所述倍頻輸出延遲電路546 的輸入端接所述寄存電路的輸入端Reg_out，輸出端向所述時鐘沿選擇電路542提供倍頻 觸發(fā)信號P_GATE，所述時鐘沿選擇電路542在所述使能信號以及所述倍頻觸發(fā)信號的控制 下將經預校正的所述時鐘信號進行倍頻、分頻或直接輸出預設占空比的時鐘信號output。 參考圖7A，時鐘沿選擇電路542包括倍頻模塊（TTG_SELECT_1)、分頻模塊（TTG_SELECT_2) 和直通模塊（TTG_SELECT_3)。
[0050] 時鐘沿選擇電路542與外部各模塊的端口連接方式如下表1 :
[0051]
【主權項】
1. 一種基頻時鐘產生電路，接收控制邏輯產生的使能信號，其特征在于，包括電源單 元、時鐘單元、占空比校正單元、頻率處理單元W及檢測比較單元，其中： 所述電源單元產生干凈的內部電源，為所述時鐘單元供電，所述時鐘單元在外部參考 時鐘和內部參考時鐘中選擇其中一路輸出到所述占空比校正單元； 所述占空比校正單元輸出端接所述頻率處理單元的輸入端，所述檢測比較單元的輸入 端接所述頻率