技術(shù)編號(hào)：8225720
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。 在高速接口系統(tǒng)應(yīng)用中諸如PLL(Phase Locked Loop，鎖相環(huán)）和高速接口等電 路，往往需要一路相對(duì)頻率較低的基頻參考時(shí)鐘，其中PLL主要是以此時(shí)鐘作為倍頻參考 來(lái)實(shí)現(xiàn)參考頻率的整數(shù)或者小數(shù)倍頻，而高速接口中則主要用此時(shí)鐘作為同步參考及內(nèi)部 倍頻以及穩(wěn)定采樣速率。 然而用來(lái)做參考用的基頻時(shí)鐘的頻率范圍并非隨意選取，針對(duì)高速接口，部分應(yīng) 用場(chǎng)合中，整機(jī)系統(tǒng)可能和接口電路的SERDES (SERializer (串行器）/DESerializer...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。