專利名稱：一種低噪聲、低失真的d類放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明提供在D類音頻放大器中使導(dǎo)通延遲(死區(qū)時(shí)間)中的顫動(dòng)和不對稱引起的失真減輕的電路和技術(shù)。此公開的電路能將噪聲降到最低并能保證橋電路中兩個(gè)MOSFET的導(dǎo)通延遲一致符合。這種符合能將失真降到最低。通過降低顫動(dòng)，此電路也可改善D類放大器的信號噪聲比(SNR)和動(dòng)態(tài)范圍。
D類放大器通常有很高的底部噪聲。其噪聲由脈沖寬度調(diào)制器(PWM)的比較器輸出端的顫動(dòng)和與導(dǎo)通延遲時(shí)間相關(guān)的顫動(dòng)所引起。在一個(gè)D類放大器中，導(dǎo)通延遲是有意加到半橋式電路上以防止FET同時(shí)導(dǎo)通的時(shí)間。從而，只有超低噪聲的比較器被用來產(chǎn)生PWM信號。顫動(dòng)的第二個(gè)來源常被忽略，但它完全是一樣重要的。幾乎所有的死區(qū)時(shí)間電路都是以固定的導(dǎo)通延遲來實(shí)現(xiàn)。這使得行將關(guān)閉的FET能在另一個(gè)FET導(dǎo)通之前關(guān)閉。死區(qū)時(shí)間很早就被認(rèn)為是D類放大器中失真的主要形式。死區(qū)時(shí)間能建立奇數(shù)階諧波，而上下FET的死區(qū)時(shí)間的不對稱性產(chǎn)生二階失真。此處公布的電路能保證這一失真來源能減到最低。
本發(fā)明通過使用同一個(gè)定時(shí)電容器和電阻建立每個(gè)導(dǎo)通延遲而獲得較低的失真。這里通過保證各個(gè)FET的導(dǎo)通延遲沒有不對稱而使失真降到最低。由于導(dǎo)通延遲的顫動(dòng)是一種重要的噪聲來源，這種電路也能實(shí)施降低顫動(dòng)的技術(shù)。結(jié)果得到一種動(dòng)態(tài)范圍為120dB而SNR大于115dB(低于剩余噪聲的100μv)的D類放大器。
本發(fā)明可以用任何模擬的PWM調(diào)制技術(shù)、固定的或可變的頻率進(jìn)行工作。由于所有橋式電路的拓?fù)浣Y(jié)構(gòu)都要求有一定的死區(qū)時(shí)間，此種電路可以使用在很廣種類范圍的各種應(yīng)用中。一種超低噪聲的比較器產(chǎn)生PWM信號。則低顫動(dòng)的死區(qū)時(shí)間電路(LJDTC)產(chǎn)生一個(gè)導(dǎo)通延遲而防止擊穿。這些被延遲的邏輯信號驅(qū)動(dòng)輸出的MOSFET通過各電平移動(dòng)器和門驅(qū)動(dòng)器。該橋式電路被連接在高低電壓電源總線之間，并且至少有兩個(gè)相互串聯(lián)連接的MOSFET。
本發(fā)明包括有一種帶有一個(gè)橋式電路、一個(gè)包含有脈沖寬度調(diào)制器的低顫動(dòng)電路、一個(gè)耦合在該調(diào)制器和一個(gè)MOSFET橋式電路之間用于在該橋式電路中控制各個(gè)MOSFET的門的驅(qū)動(dòng)電路的D類放大器，其特征在于，該橋式電路包含有相互串聯(lián)的并被連接到該驅(qū)動(dòng)電路且在高低電壓電源之間的高側(cè)和低側(cè)的MOSFET、一個(gè)被連接在高低供電線路之間并有時(shí)間延遲電路用于使MOSFET中導(dǎo)通的一個(gè)延遲的死區(qū)時(shí)間電路、一個(gè)被耦合到延遲時(shí)間電路以選擇MOSFET中的一個(gè)的邏輯電路、和一對用于快速關(guān)閉另一個(gè)MOSFET的鎖存裝置。
第一和第二這一對分流調(diào)節(jié)器調(diào)節(jié)供給LJDT電路50的電流是有好處的。分流調(diào)節(jié)器比串聯(lián)調(diào)節(jié)器好，因?yàn)榉至髡{(diào)節(jié)比串聯(lián)調(diào)節(jié)去除高頻紋波要好得多。由于導(dǎo)通延遲通常約為100-200ns，只有供電裝置上的高頻紋波才會(huì)造成顫動(dòng)。一個(gè)電阻器和一個(gè)電容器為死區(qū)時(shí)間電路系統(tǒng)設(shè)立定時(shí)。在每次PWM轉(zhuǎn)換時(shí)，電容器充電直至達(dá)到一個(gè)預(yù)先確定的閾值為止。一個(gè)超低噪聲比較器檢測閾值交叉處。一對鎖存裝置許可使用該同一個(gè)電阻器和電容器去設(shè)定上下兩個(gè)FET的導(dǎo)通延遲。這可以保證使每個(gè)FET的導(dǎo)通延遲時(shí)間一致符合，并因而使得這一延遲帶來的失真降至最低。定時(shí)RC濾波器能導(dǎo)致低顫動(dòng)，因?yàn)樵撾娮杵鞅贿B接到一個(gè)分流調(diào)節(jié)供電裝置而電容器的陰極被連接到接地平面。供電裝置上的高頻紋波由于分流調(diào)節(jié)被降到最低，而RC濾波器進(jìn)一步濾除存在的紋波。結(jié)果得到能獲得具有極低底部噪聲的D類放大器的一種無顫動(dòng)導(dǎo)通延遲。
本發(fā)明也包括一種用于在D類放大器中降低顫動(dòng)的方法。該方法包括如下步驟對用于分別導(dǎo)通各個(gè)高低橋式MOSFET的高低供電裝置進(jìn)行分流調(diào)節(jié)；對一個(gè)信號進(jìn)行脈沖寬度調(diào)制，以產(chǎn)生一個(gè)脈沖寬度對應(yīng)于輸入信號幅度的輸出脈沖串；對輸出脈沖串進(jìn)行延遲，使高低MOSFET的導(dǎo)通時(shí)間延遲相同的時(shí)間量。
現(xiàn)在將參照各附圖通過例子對本發(fā)明進(jìn)行說明。各圖中

圖1A是現(xiàn)有技術(shù)的D類放大器的一種電路示意圖；圖1B是現(xiàn)有技術(shù)的占空度脈沖寬度調(diào)制器的一個(gè)部分電路示意圖；圖1C是該脈沖寬度調(diào)制器的各輸入信號和輸出信號的波形示意圖；圖1D是一個(gè)具有分流調(diào)節(jié)器和低顫動(dòng)死區(qū)時(shí)間電路的D類放大器的一個(gè)簡圖；圖1E是表示各個(gè)FET如何隨一次延遲而導(dǎo)通和關(guān)閉的比較定時(shí)圖形；圖2A是圖1的D類放大器的調(diào)制器供電裝置的簡圖；圖2B是一種串聯(lián)調(diào)節(jié)供電裝置，不推薦用于低噪聲；圖3A是向源電容有寄生泄漏的電流反射鏡(current mirror)的簡圖；圖3B是一個(gè)能提供附加濾波的電阻電容定時(shí)電路。
圖4是一個(gè)低顫動(dòng)定時(shí)電路的簡圖；圖5是顫動(dòng)最低的定時(shí)電路。
圖6是可以用同一個(gè)RC建立能將不對稱降至最低的兩個(gè)導(dǎo)通延遲的電路。
D類放大器將一個(gè)音頻信號轉(zhuǎn)換成高頻脈沖。該高頻脈沖根據(jù)該音頻輸入信號對輸出進(jìn)行轉(zhuǎn)換。有的D類放大器使用脈沖寬度調(diào)制器產(chǎn)生一列寬度隨音頻信號的幅度變化的調(diào)整脈沖。此寬度變化的脈沖在一固定頻率對各個(gè)功率輸出晶體管進(jìn)行開關(guān)轉(zhuǎn)換。其他一些D類放大器依賴于脈沖密度調(diào)制器。還有其他一些D類放大器可能依賴于其他類型的脈沖調(diào)制器。D類放大器的輸出被饋送至一低通濾波器。該低通濾波器將此脈沖變回成一個(gè)放大的音頻信號。此音頻信號再驅(qū)動(dòng)一個(gè)或更多的揚(yáng)聲器。這種設(shè)計(jì)方法產(chǎn)生了一種效率優(yōu)于90％的也比它的線性的對應(yīng)型號更為復(fù)雜的放大器。
D類放大器要求有一個(gè)積分器、一個(gè)脈沖寬度調(diào)制器、一個(gè)門驅(qū)動(dòng)器和電平移動(dòng)器、和一個(gè)輸出濾波器。使用恒定頻率和占空度調(diào)制的半橋式D類放大器(圖1A)將各轉(zhuǎn)換功率晶體管的方波輸出和音頻輸入相加而給出負(fù)反饋。通常不能在低通濾波器之后取反饋，除非使用一種復(fù)雜的補(bǔ)償網(wǎng)絡(luò)來處理濾波器帶來的相位移動(dòng)。例如一種兩極點(diǎn)濾波器會(huì)帶來180°的相位移動(dòng)，因而引起電路發(fā)生振蕩。
圖1A和1B表示D類放大器的一種可能的實(shí)現(xiàn)方式。積分器100將輸出A的各成分和音頻輸入B相加，建立一個(gè)誤差信號E。該誤差信號和一個(gè)固定頻率的三角形波相比較而產(chǎn)生一個(gè)脈沖寬度調(diào)制(PWM)輸出，如圖1B中所示。此輸出被一低通濾波器濾波，以濾除載波(三角波)并同時(shí)重新產(chǎn)生一個(gè)放大的音頻信號。
該被調(diào)制的輸出是一個(gè)方波，其占空度正比于輸入信號。在此半橋式電路中，此輸出驅(qū)動(dòng)反相的上下功率開關(guān)轉(zhuǎn)換器；該電路總是驅(qū)動(dòng)一個(gè)轉(zhuǎn)換器達(dá)到飽和而將另一個(gè)截止。給定用于制造轉(zhuǎn)換器的技術(shù)，方波能使得轉(zhuǎn)換器盡量快地改變狀態(tài)?？焖俎D(zhuǎn)換限制了轉(zhuǎn)換器在線性工作范圍內(nèi)耗費(fèi)的時(shí)間，從而提高了效率并降低了熱量的產(chǎn)生。轉(zhuǎn)換損耗和導(dǎo)通損耗的總和決定了放大器效率的上限。該電路能濾除電源開關(guān)產(chǎn)生的高頻方波，只留下被放大的音頻信號。此信號然后驅(qū)動(dòng)一個(gè)以地為基準(zhǔn)的揚(yáng)聲器負(fù)載。
參照圖1D，這里表示出了D類放大器的電路100。此處畫出的除了分流器(shunt)和低顫動(dòng)死區(qū)時(shí)間電路50提供的修改外，屬于一種通用的電路。電路100有處于±15伏的高低供電干線(rail)。第一個(gè)分流調(diào)節(jié)器30被耦合到高供電干線，而第二個(gè)分流調(diào)節(jié)器32被耦合到低供電干線。分流調(diào)節(jié)器30、32被一起耦合到地。PWM12被耦合在高低供電干線之間。PWM12的高低側(cè)輸出被耦合到低顫動(dòng)空載定時(shí)(LJDT)電路50。該LJDT電路50為高低側(cè)兩個(gè)驅(qū)動(dòng)器測量同一個(gè)死區(qū)時(shí)間，因此導(dǎo)通的各死區(qū)時(shí)間都相同。該LJDT50的輸出被耦合到電平移動(dòng)器和門驅(qū)動(dòng)電路30，而門驅(qū)動(dòng)電路30又被耦合到一個(gè)包括FET22和24的串聯(lián)電橋。橋20的輸出被耦合到一個(gè)包括一個(gè)電感器25和一個(gè)電容器26的低通濾波器。該低通濾波器的輸出驅(qū)動(dòng)一個(gè)負(fù)載，如揚(yáng)聲器27。如圖1E中所示，和PWM信號H與L相比，輸出H′與L′有基本上相同的死區(qū)時(shí)間。
圖1E中的LJDTC電路50取決于從電源很好地去除噪聲，而達(dá)到低顫動(dòng)的第一步是使用能很好地排除紋波的調(diào)制器供電裝置。由于死區(qū)時(shí)間通常約在100-200ns，電源在RF頻率的紋波排除很重要。串聯(lián)通過式調(diào)節(jié)器是一種不好的選擇，因?yàn)榭缭谕ㄟ^器件上的寄生電容能降低高頻端的紋波排除--見圖2B。相反，分流調(diào)節(jié)器是理想的--見圖2A。電路100有兩個(gè)分流調(diào)節(jié)器30、32，每個(gè)帶有一個(gè)兩極低通濾波器。在100khz以上紋波排除高于100dB。圖2A表示一種用于該種D類放大器100的調(diào)制器12和LJDT50的正負(fù)供電裝置的典型的實(shí)現(xiàn)方法。
選取一個(gè)電路對死區(qū)時(shí)間設(shè)置定時(shí)。電流反射鏡是不好的選擇，因?yàn)楣╇娧b置上的高頻波動(dòng)將引起死區(qū)時(shí)間的顫動(dòng)。見圖3A。向跨于PMOS上的源電容的寄生泄漏將供電裝置上的高頻噪聲直接耦合到定時(shí)電容器。為了獲得低顫動(dòng)的較好的選擇是一種電阻電容組合，如圖3B。電容器C tim 530的陰極被連接到地平面。其陽極由NMOS510引到負(fù)電源處。當(dāng)NMOS510關(guān)閉時(shí)，電容器C tim通過電阻R tim充電。R tim和C tim構(gòu)成一個(gè)能排除電源上的任何噪聲的低通濾波器。
圖4表示一種達(dá)到低顫動(dòng)的可以接受的方法。此電路被集成在一個(gè)ASIC上，效果卓著，SNR＞115dB。NMOS510將C tim引到-7v的干線。在每次PWM轉(zhuǎn)換時(shí)，NMOS關(guān)閉而C tim通過R tim充電，直至此電壓達(dá)到地電位而超低噪聲比較器的輸出升高。從510關(guān)閉到比較器540的輸出升高的時(shí)間確定了死區(qū)時(shí)間。圖5表示一個(gè)更好的方法。在圖4表示的實(shí)施例中不能排除-7v電源上的噪聲。在圖5中，使用另一個(gè)分流調(diào)節(jié)器為比較器建立一個(gè)5·1v的基準(zhǔn)值。-7v電源上的噪聲被完全消除，而+7v的干線上的噪聲被濾除得甚至更徹底。
圖6表示LJDTC500的一種實(shí)際的實(shí)現(xiàn)方式，其中只使用一種RC組合為半橋式的高低兩個(gè)MOSFET建立導(dǎo)通延遲。希望只有一種獲得延遲的來源，因?yàn)檫@樣能使零部件減到最少，并能保證兩個(gè)導(dǎo)通延遲都符合一致。這兩個(gè)延遲的不相符合是產(chǎn)生失真的根源。PWM是來自PWM比較器的信號。當(dāng)PWM高時(shí)，半橋式電路中的上面的FET22(圖1)導(dǎo)通。當(dāng)PWM低時(shí)，下面的FET24導(dǎo)通。FET22和24兩者決不會(huì)同時(shí)導(dǎo)通。在一個(gè)FET關(guān)閉和另一個(gè)FET導(dǎo)通之間的死區(qū)時(shí)間通過引入一個(gè)導(dǎo)通延遲而被加上。在正常操作中當(dāng)信號PWM升高時(shí)，下面的FET24立即關(guān)閉而上面的FET22在短暫延遲后導(dǎo)通。相反，當(dāng)信號PWM變低時(shí)，上面的FET22立即關(guān)閉而下面的FET24在短暫延遲后導(dǎo)通。這樣，導(dǎo)通延遲防止了兩個(gè)FET同時(shí)導(dǎo)通。
在圖6中，當(dāng)信號PWM從低轉(zhuǎn)到高時(shí)，與門630的輸出隨之而變?；蚍情T632變低而定時(shí)NMOS510關(guān)閉。電容器C tim 530通過電阻器R tim充電。同時(shí)，PWM復(fù)位鎖存裝置535而下面的FET24關(guān)閉。當(dāng)C tim 530充電到5.1v，比較器533變高。這設(shè)定鎖存裝置534并且上面的FET22導(dǎo)通。兩個(gè)鎖存裝置534、535被復(fù)位起控制作用。當(dāng)信號PWM從高轉(zhuǎn)向低時(shí)，鎖存裝置534被復(fù)位而上面的FET22關(guān)閉。同時(shí)，與門631的輸出為高，迫使632的輸出為低。NMOS510關(guān)閉，而電容器C tim 530通過電阻器520充電。當(dāng)它充電到5.1v時(shí)，比較器533的輸出變高而鎖存裝置535被設(shè)定將下面的FET24導(dǎo)通。為了使此電路能正常工作，NMOS510必需能夠在每個(gè)周期中復(fù)位電容器C tim 530。
一種使用一個(gè)RC組合在半橋式電路中為上下兩個(gè)MOSFET建立導(dǎo)通延遲的低顫動(dòng)死區(qū)時(shí)間電路。此電路能在半橋式電路中將導(dǎo)通延遲的顫動(dòng)降至最低，并對兩個(gè)MOSFET得到一致符合的導(dǎo)通延遲。這能使噪聲和失真降至最低。此電路設(shè)計(jì)用于和分流調(diào)節(jié)器連接以排除供電電路的紋波。
權(quán)利要求
1.一種D類放大器，帶有一個(gè)橋式電路、一個(gè)包含有脈沖寬度調(diào)制器的低顫動(dòng)電路、一個(gè)耦合在該調(diào)制器和一個(gè)MOSFET橋式電路之間用于在該橋式電路中控制各個(gè)MOSFET的門的驅(qū)動(dòng)電路，其特征在于，該橋式電路包含有相互串聯(lián)的并被連接到驅(qū)動(dòng)電路且在高低電壓源之間的高側(cè)和低側(cè)的MOSFET、一個(gè)被連接在高低供電干線之間并有時(shí)間延遲電路用于使MOSFET中的一個(gè)的導(dǎo)通延遲的死區(qū)時(shí)間電路、一個(gè)被耦合到延遲時(shí)間電路以選擇MOSFET中的一個(gè)的邏輯電路、和一對用于快速關(guān)閉另一個(gè)MOSFET的鎖存裝置。
2.如權(quán)利要求1中所要求的一種D類放大器，其特征在于，用于分別連接到高低供電線路以從所述的供電線路去除紋波的、并且其中的死區(qū)時(shí)間電路包含有一個(gè)超低底部噪聲的檢測比較器的正的和負(fù)的分路電流調(diào)節(jié)器。
3.如權(quán)利要求2中所要求的一種D類放大器，其中的死區(qū)時(shí)間電路也包含有一個(gè)低噪聲齊納二極管，用于為該超低噪聲比較器產(chǎn)生一個(gè)不同于地的基準(zhǔn)電壓的分流調(diào)節(jié)器。
4.如權(quán)利要求3中所要求的一種D類放大器，其特征在于，時(shí)間延遲電路包含有一個(gè)晶體管和一個(gè)串聯(lián)耦合在高低供電干線之間的電阻器和一個(gè)耦合在串聯(lián)連接的晶體管和電阻器與地之間的電容器，其中的低噪聲比較器被連接在該時(shí)間延遲電路和各鎖存裝置之間。
5.如權(quán)利要求1中所要求的一種D類放大器，其特征在于，各鎖存裝置有設(shè)置和復(fù)位輸入端，而脈沖寬度調(diào)制器的輸出端被耦合到兩個(gè)鎖存裝置的復(fù)位輸入端，而死區(qū)時(shí)間電路的輸出端被連接到設(shè)置輸入端，而第一和第二分流調(diào)節(jié)器被分別耦合到高低供電裝置。
6.一種D類放大器帶有一個(gè)橋式電路、一個(gè)用于設(shè)置導(dǎo)通延遲(死區(qū)時(shí)間)的、包含有被耦合到該放大器的供電裝置的分流調(diào)節(jié)供電裝置以從所述的供電裝置去除紋波的低顫動(dòng)電路、一個(gè)被連接到該分流調(diào)節(jié)供電裝置和一個(gè)定時(shí)電容器的電阻，該電容器通過該電阻進(jìn)行充電、一個(gè)在PWM轉(zhuǎn)換之間用于使定時(shí)電容器向負(fù)供電裝置放電的定時(shí)MOSFET、一個(gè)具有連接到該電阻器和電容器的輸入端和連接到兩個(gè)復(fù)位主鎖存裝置的輸出端的超低噪聲本底檢測比較器、兩個(gè)復(fù)位主鎖存裝置、一個(gè)耦合在PWM的輸出端和定時(shí)電容器之間，用于在每次PWM轉(zhuǎn)換時(shí)對定時(shí)電容器進(jìn)行充電和在MOSFET門驅(qū)動(dòng)信號控制各個(gè)MOSFET導(dǎo)通以后對定時(shí)電容器進(jìn)行放電的邏輯電路。
7.如權(quán)利要求6中所要求的一種D類放大器，其特征在于，邏輯電路包含有第一和第二與門，兩者都被耦合到脈沖寬度調(diào)制器的輸出端，一個(gè)被耦合到一個(gè)MOSFET而另一個(gè)被耦合到另一個(gè)MOSFET，用于檢測一個(gè)導(dǎo)通的MOSFET，一個(gè)或門被耦合到兩個(gè)與門的輸出端以產(chǎn)生一個(gè)導(dǎo)通的MOSFET的信號，所述的導(dǎo)通的MOSFET的信號被耦合到定時(shí)的MOSFET以控制在定時(shí)電容器上的充電。
8.如權(quán)利要求7中所要求的一種D類放大器，其特征在于第一和第二鎖存裝置，每個(gè)鎖存裝置都有它的設(shè)置輸入端被耦合到定時(shí)電路的輸出端，而它的復(fù)位輸入端被耦合到脈沖寬度調(diào)制器的輸出端，用于在每個(gè)脈沖之后進(jìn)行復(fù)位，第一個(gè)鎖存裝置產(chǎn)生一個(gè)信號，表示該橋電路的一個(gè)MOSFET何時(shí)導(dǎo)通，而第二個(gè)鎖存裝置的輸出表示該橋電路的另一個(gè)MOSFET何時(shí)導(dǎo)通。
9.如權(quán)利要求8中所要求的一種D類放大器，其特征在于一種低噪聲基準(zhǔn)源，包含帶有一個(gè)低噪聲齊納二極管的另一個(gè)分流調(diào)節(jié)器，用于為該超低噪聲比較器產(chǎn)生一個(gè)不同于地的基準(zhǔn)電壓。
10.一種用于在D類放大器中降低顫動(dòng)的方法，包含有以下步驟對高低供電裝置進(jìn)行分流調(diào)節(jié)，以分別導(dǎo)通高低各橋式MOSFET；對一個(gè)信號進(jìn)行脈沖寬度調(diào)制，以產(chǎn)生一個(gè)脈沖寬度和輸入信號幅度相對應(yīng)的輸出脈沖串；對該輸出脈沖串進(jìn)行延遲，以將該高低各MOSFET的導(dǎo)通時(shí)間延遲同一個(gè)時(shí)間量。
全文摘要
一種低顫動(dòng)死區(qū)時(shí)間電路,使用一種RC組合對半橋式電路中的上下兩個(gè)MOSFET的導(dǎo)通延遲進(jìn)行調(diào)節(jié)。此電路在半橋式電路中能將導(dǎo)通延遲的顫動(dòng)降至最低,并對于兩個(gè)MOSFET都得到符合一致的導(dǎo)通延遲。這能使噪聲和失真降至最低。此電路被設(shè)計(jì)成和分流調(diào)節(jié)器一起使用于從供電裝置中排除紋波。
文檔編號H03F1/32GK1257343SQ9912444
公開日2000年6月21日 申請日期1999年11月18日 優(yōu)先權(quán)日1998年11月18日
發(fā)明者斯圖爾特·浦林 申請人:英特賽爾公司