專利名稱：快速動態(tài)式正反器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電通信技術(shù)領(lǐng)域的正反器，特別是涉及一種運用于高速前置分頻器而可縮短延遲時間提高處理速度的快速動態(tài)式正反器。
在無線通信的技術(shù)領(lǐng)域中，具有高頻前置除頻器的頻率合成器是極為重要的零組件。請參閱圖7所示，揭示有一種除128/129及64/65的雙模式前置分頻器，其包括有一除4/5的同步計數(shù)電路80、一除32的非同步計數(shù)電路90及若干邏輯閘，其中，該同步計數(shù)電路80是由三組D型正反器及兩組反及閘(NAND)組成，非同步計數(shù)電路90則由一串T型正反器組成。
以前述的前置分頻器，是除128/129及64/65的雙模式架構(gòu)，其中，模式控制端Mode通過邏輯閘送出的MC信號是用以決定同步計數(shù)電路80為除4(MC=0)或除5(MC=1)格式，又另一控制端SW則用以選擇分頻器是作除128/129或除64/65模式。
由前述構(gòu)造可看出，同步計數(shù)電路80為雙模式前置分頻器的主要構(gòu)成元件，而D型正反器則為同步計數(shù)電路80的主要構(gòu)成元件，但既有D型正反器卻存在有以下若干問題1、組成電子元件(如晶體管)多，線路復(fù)雜。
2、由于晶體管數(shù)量多，路徑長，雜散電容效應(yīng)大，相對延遲時間長，故操作速度相對降低。
3、在晶體管方面，互補型金氧半場效應(yīng)管(CMOS Transistor)不似雙載子晶體管(Bipolar Junction Transistor)與砷化鎵晶體管(GaAsTransistor)等經(jīng)常工作于高頻場合，如要使互補型金氧半場效應(yīng)管構(gòu)成的除法器工作在GHz的高頻環(huán)境，是一個很大的挑戰(zhàn)，然而此種需求并不因其技術(shù)困難而消減。
由上述可知，基于前述揭示的各項問題，目前在高頻前置分頻器中采用的D型正反器，在執(zhí)行速度上仍非十分理想，而有待進一步改進，并謀求解決之道。由此可見，上述現(xiàn)有的正反器仍存在有缺陷，丞待加以改進。
有鑒于上述現(xiàn)有的正反器存在的缺陷，本發(fā)明人基于豐富的實務(wù)經(jīng)驗及專業(yè)知識，積極加以研究創(chuàng)新，經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出本發(fā)明。
本發(fā)明的主要目的在于，克服現(xiàn)有的正反器存在的缺陷，而提供一種可縮短延遲時間提高處理速度的快速動態(tài)式正反器。
本發(fā)明次一目的在于，提供一種可改善后級輸出及執(zhí)行速度的快速動態(tài)式正反器。
本發(fā)明又一目的在于，提供一種可縮小組合邏輯和記憶元件間延遲時間以達高速目的的快速動態(tài)式正反器。
本發(fā)明的目的是由以下技術(shù)方案實現(xiàn)的。依據(jù)本發(fā)明提出的一種快速動態(tài)式正反器，其包括有一前級，以一P型金氧半晶體管及一N型金氧半晶體管串接組成一脈波式仿NMOS反相器(clocking pseudo-NMOS inverter)，在兩晶體管之間界定為一輸出端，而P型金氧半晶體管柵極連接CLK,N型金氧半晶體管柵極為D輸入端；一中間級，以一P型金氧半晶體管與兩N型金氧半晶體管串接組成一N型預(yù)充電電路(N-precharge circuit)，其中該P型金氧半晶體管與一N型金氧半晶體管的柵極是連接時序脈波訊號(CLK)，在前述兩金氧半晶體管之間則串接另一N型金氧半晶體管，此N型金氧半晶體管的柵極為構(gòu)成一輸入端，并與前述的前級輸出端連接；一后級，以一P型金氧半晶體管及一N型金氧半晶體管串接組成一脈波式仿PMOS反相器(clocking pseudo-PMOS inverter)，其中N型金氧半晶體管柵極是連接時序脈波訊號(CLK)，P型金氧半晶體管柵極則連接在前述中間級的輸出端。
本發(fā)明的目的還可以通過以下技術(shù)措施來進一步實現(xiàn)。
前述的快速動態(tài)式正反器，其中所述的后級進一步串接有一N型金氧半晶體管，該N型金氧半晶體管柵極是串接一反相器而與前級的輸出信號端連接。
前述的快速動態(tài)式正反器，其中所述的前級可由P型金氧半晶體管與一邏輯電路組成。
前述的快速動態(tài)式正反器，其中所述的邏輯電路可為一雙輸入與非門(NAND)。
前述的快速動態(tài)式正反器，其中所述的與非門是由兩N型金氧半晶體管串接組成。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和積極效果。由以上的技術(shù)方案可知，本發(fā)明快速動態(tài)式正反器包括有一前級，是由脈波式仿NMOS反相器(clocking pseudo-NMOS inverter)構(gòu)成；一中間級，是由N型預(yù)充電電路(N-precharge circuit)構(gòu)成；一后級，是由脈波式仿PMOS反相器(clockingpseudo-PMOS inverter)構(gòu)成。前述的設(shè)計是采用單一相位邊緣觸發(fā)的比例式快速度邏輯型正反器及D型正反器的快速導(dǎo)管技術(shù)，其可減少組合邏輯與記憶元件間的延遲時間，而可以達到高速處理的目的；而該等動態(tài)式正反器可運用在高頻的前置分頻器，其工作頻率可達GHz以上。因此本發(fā)明具有可縮短延遲時間提高處理速度、可改善后級輸出及執(zhí)行速度及可縮小組合邏輯和記憶元件間延遲時間以達高速的功效。
綜上所述，本發(fā)明的特點即在于利用真實單一相位脈沖(TSPC)的D型正反器配合邏輯型正反器的快速電路設(shè)計，使其可運用于各種高頻電路系統(tǒng)上，以該等設(shè)計相較于現(xiàn)有的D型正反器，可有效縮短延遲時間，提高執(zhí)行速度。其不論在結(jié)構(gòu)上或功能上皆有較大的改進，且在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，而確實具有增進的功效，從而更加適于實用，誠為一新穎、進步、實用的新設(shè)計。
本發(fā)明的具體結(jié)構(gòu)由以下實施例及其附圖詳細給出。


圖1是本發(fā)明一較佳實施例的電路圖。
圖2是本發(fā)明又一較佳實施例的電路圖。
圖3是本發(fā)明再一較佳實施例的電路圖。
圖4是本發(fā)明另一較佳實施例的電路圖。
圖5是本發(fā)明運用于雙模式前置分頻器的最高工作頻率與消耗功率相對于電源電壓的特性曲線圖。
圖6是本發(fā)明顫動(Jitter)效應(yīng)的輸出信號曲線圖。
圖7是雙模式前置分頻器的電路圖。
以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的快速動態(tài)式正反器其具體結(jié)構(gòu)、特征及其功效，詳細說明如后。
本發(fā)明快速動態(tài)式正反器，是一種可作為前置分頻器中同步計數(shù)電路的D型正反器，其為真實單一相位脈沖(TSPC)的D型正反器的一種，其一較佳實施例的電路構(gòu)造請參閱圖1所示，其包括有一前級11，是由脈波式仿NMOS反相器(clocking pseudo-NMOSinverter)構(gòu)成；
一中間級12，是由N型預(yù)充電電路(N-precharge circuit)構(gòu)成；一后級13，是由脈波式仿PMOS反相器(clocking pseudo-PMOSinverter)構(gòu)成；其中該構(gòu)成前級11的脈波式仿NMOS反相器，是由一P型金氧半晶體管MP2及一N型金氧半晶體管MN1串接組成，其中P型金氧半晶體管MP2閘極連接CLK，N型金氧半晶體管MN1閘極為D輸入端；該構(gòu)成中間級12的N型預(yù)充電電路，是由一P型金氧半晶體管MP3與兩N型金氧半晶體管MN2、MN3串接組成，該P型金氧半晶體管MP3與一N型金氧半晶體管MN3的柵極是連接CLK，串接于前述二者間的N型金氧半晶體管MN2柵極是與前級11輸出端連接；該構(gòu)成后級13的脈波式仿PMOS反相器，是由一P型金氧半晶體管MP4及一N型金氧半晶體管MN4串接組成，其中N型金氧半晶體管MN4柵極是連接CLK，P型金氧半晶體管MP4柵極則連接前述中間級12的輸出端。又前述的后級13在P型金氧半晶體管MP4及N型金氧半晶體管MN4串接處構(gòu)成的輸出端上連接有一反閘14。
由上述可看出本發(fā)明一較佳實施例的詳細構(gòu)造，該等構(gòu)造的D型正反器具有電路構(gòu)造簡單、元件少、路徑短，雜散電容效應(yīng)小的特性，進而可有效縮短延遲時間及提高驅(qū)動速度。
請參閱圖2所示，是本發(fā)明又一較佳實施例，為了進一步提高輸出驅(qū)動力及驅(qū)動速度，可進一步調(diào)整前述后級13的構(gòu)造，該后級13在P型金氧半晶體管MP4及N型金氧半晶體管MN4之間進一步串接有一N型金氧半晶體管MN6，該N型金氧半晶體管MN6柵極是通過一反閘15與前級11的輸出端連接，而由前級11輸出信號控制的。以前述結(jié)構(gòu)設(shè)計是構(gòu)成一推挽式(push-pull)架構(gòu)，其利用前級11的輸出信號控制該N型金氧半晶體管MN6，由該N型金氧半晶體管MN6提高該P型金氧半晶體管MP4及N型金氧半晶體管MN4的開關(guān)速度，以提高執(zhí)行速度及輸出驅(qū)動力。
又請參閱圖3所示，是本發(fā)明的再一較佳實施例，主要為進一步降低邏輯門造成的延遲，則使正反器結(jié)合組合邏輯功能，其基本架構(gòu)與前述揭示的實施例相同，差異處在于前級11的變化設(shè)計，主要是由P型金氧半晶體管MP2與一N型金氧半晶體管構(gòu)成的邏輯電路16組成，以該等構(gòu)造將使前級11輸出為邏輯電路16的邏輯函數(shù)。
有關(guān)前述邏輯電路16的具體構(gòu)造，其一可行實施例是如圖4所示，主要是一具備雙輸入的與非門(NAND)，該與非門由兩組N型金氧半晶體管MN1A、MN1B串接組成；以前述圖中所示的電路構(gòu)造，即等同于一與非門加上一正反器，以該等構(gòu)造用于制作如圖7所示的同步計數(shù)電路80，可取代左側(cè)的D型正反器及其輸入端的與非門，而能進一步簡化其構(gòu)造。
經(jīng)上述說明，可看出本發(fā)明各實施例的具體電路構(gòu)造及其工作原理，而利用圖2所示的D型正反器結(jié)合前述圖4所示的與非門正反器即構(gòu)成一除4/5的快速除法器，又配合一般真實單一相位脈沖(TSPC)的D型正反器構(gòu)成除32除法器，并加入輸入信號的放大器，即可完成除128/129及64/65雙模式前置分頻器。
有關(guān)利用本發(fā)明的動態(tài)式正反器構(gòu)成前置分頻器確實可提高執(zhí)行速度的事實，可通過實驗證明。我們利用0.35微米單晶硅雙金屬N型井互補型金氧半技術(shù)制造前述前置分頻器，如圖5所示，是利用前述技術(shù)所制成除128/129及64/65雙模式前置分頻器的特性曲線圖，其為最高工作頻率及消耗功率相對于電源電壓的量測曲線，當(dāng)電源電壓為3伏特時，該前置分頻器可操作至4.0GHz，且消耗平均電流為35mA，由此可證明其在高頻場合的工作能力，又前述測試結(jié)果同時顯示，前置分頻器在1.2伏特時仍可操作，證明其具有良好的低壓韌性。又如圖6所示，是前述分頻器的顫動效應(yīng)特性曲線圖，其在輸入電源2伏特的狀況下，輸入2GHz的高頻信號，觀察輸出信號波形的顫動(Jitter)效應(yīng)，大約為80pico-sec。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，凡是依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種快速動態(tài)式正反器，其特征在于其包括有一前級，以一P型金氧半晶體管及一N型金氧半晶體管串接組成一脈波式仿NMOS反相器(clocking pseudo-NMOS inverter)，在兩晶體管之間界定為一輸出端，而P型金氧半晶體管柵極連接CLK，N型金氧半晶體管柵極為D輸入端；一中間級，以一P型金氧半晶體管與兩N型金氧半晶體管串接組成一N型預(yù)充電電路(N-precharge circuit)，其中該P型金氧半晶體管與一N型金氧半晶體管的柵極是連接時序脈波訊號(CLK)，在前述兩金氧半晶體管之間則串接另一N型金氧半晶體管，此N型金氧半晶體管的柵極為構(gòu)成一輸入端，并與前述前級輸出端連接；一后級，以一P型金氧半晶體管及一N型金氧半晶體管串接組成一脈波式仿PMOS反相器(clocking pseudo-PMOS inverter)，其中N型金氧半晶體管柵極是連接時序脈波訊號(CLK)，P型金氧半晶體管柵極則連接在前述中間級的輸出端。
2.根據(jù)權(quán)利要求1所述的快速動態(tài)式正反器，其特征在于所述的后級進一步串接有一N型金氧半晶體管，該N型金氧半晶體管柵極是串接一反相器而與前級的輸出信號端連接。
3.根據(jù)權(quán)利要求1所述的快速動態(tài)式正反器，其特征在于所述的前級可由P型金氧半晶體管與一邏輯電路組成。
4.根據(jù)權(quán)利要求3所述的快速動態(tài)式正反器，其特征在于所述的邏輯電路可為一雙輸入與非門(NAND)。
5.根據(jù)權(quán)利要求4所述的快速動態(tài)式正反器，其特征在于所述的與非門是由兩N型金氧半晶體管串接組成。
全文摘要
本發(fā)明是關(guān)于一種快速動態(tài)式正反器,其包括:一前級,是由脈波式仿NMOS反相器(clocking pseudo-NMOS inverter)構(gòu)成;一中間級,是由N型預(yù)充電電路(N-precharge circuit)構(gòu)成;一后級,是由脈波式仿RMOS反相器(clocking pseudo-PMOS inverter)構(gòu)成。以前述設(shè)計是采用單一相位邊緣觸發(fā)的比例式快速度邏輯型正反器及D型正反器的快速導(dǎo)管技術(shù),其可減少組合邏輯與記憶元件間的延遲時間,以達高速處理的目的;而該等動態(tài)式正反器可運用在高頻的前置分頻器,其工作頻率可達CHz以上。
文檔編號H03K21/00GK1297285SQ99123950
公開日2001年5月30日 申請日期1999年11月18日 優(yōu)先權(quán)日1999年11月18日
發(fā)明者李其健, 楊清淵, 鄧光鎧, 許峻銘, 劉深淵 申請人:合邦電子股份有限公司