專利名稱：：數(shù)字工藝的電流模式步進(jìn)增益控制電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種步進(jìn)增益控制電路，特別是涉及一種數(shù)字工藝的電流模式步進(jìn)增益控制電路。在現(xiàn)有技術(shù)中，對(duì)電壓增益的控制一般利用運(yùn)算放大器和兩個(gè)可變電阻來實(shí)現(xiàn)，其簡化的步進(jìn)增益控制電路原理圖如圖1所示。在圖1中，Vin為輸入的電壓信號(hào)，Vout為輸出的電壓信號(hào)，電阻R1和R2為調(diào)整增益的可變VoulVin=1+R1R2]]>電阻。設(shè)定運(yùn)算放大器的性能是理想的，可以得到根據(jù)上式，當(dāng)改變R1和R2的電阻阻值，即可得到步進(jìn)控制的電壓增益。在一般情況下，改變反饋電阻R1的阻值，比較容易得到由數(shù)字信號(hào)控制的增益。例如當(dāng)R1被短路時(shí)，電壓增益為0DB；當(dāng)R1=R2時(shí)，電壓增益為6DB等。圖2以5bits數(shù)字信號(hào)控制的步進(jìn)增益電路為例，示出了詳細(xì)的步進(jìn)增益控制的電路原理圖。其中，Vin是輸入的電壓信號(hào)，Vout是輸出的電壓信號(hào)，b0b1b2b3b4為進(jìn)行步進(jìn)增益控制的5比特?cái)?shù)字輸入信號(hào)，5-32譯碼器(decoder)將輸入的數(shù)字信號(hào)進(jìn)行譯碼，其輸出在任何時(shí)刻只有一個(gè)為1，其余為0。5-32譯碼器的32路輸出分別控制32路開關(guān)sw00、sw01、sw02……sw31，當(dāng)對(duì)應(yīng)的數(shù)字控制信號(hào)輸入為1時(shí)，該開關(guān)處于導(dǎo)通狀態(tài)。例如當(dāng)數(shù)字控制信號(hào)的輸入為b0b1b2b3b4=00000時(shí)，開關(guān)sw00被導(dǎo)通，其余開關(guān)被關(guān)閉；當(dāng)b0b1b2b3b4=00001時(shí)sw01被導(dǎo)通，其余開關(guān)被關(guān)閉。當(dāng)數(shù)字控制信號(hào)的b0b1b2b3b4=11111時(shí)，開關(guān)sw31被導(dǎo)通，其余開關(guān)被關(guān)閉。設(shè)定開關(guān)的工作是理想的，當(dāng)輸入為b0b1b2b3b4=00000時(shí)，開關(guān)sw00導(dǎo)通，此時(shí)，運(yùn)算放大器(opamp)的負(fù)輸入端與輸出端短路，沒有電阻進(jìn)入反饋回路，所以得到回路的增益為1，即ODB電壓增益。當(dāng)開關(guān)sw01導(dǎo)通時(shí)，電阻Rf0被接入反饋回路；當(dāng)開關(guān)sw02導(dǎo)通時(shí)，電阻Rf0,Rf1被接入反饋回路。依此類推，當(dāng)開關(guān)sw31導(dǎo)通時(shí)，電阻Rf0,Rf1……Rf31被接入反饋回路。由上可知，被接入反饋回路的電阻的個(gè)數(shù)可表示為n=16*b0+8*b1+4*b2+2*b3+b4在上式中，n為與2進(jìn)制數(shù)字控制信號(hào)相對(duì)應(yīng)的10進(jìn)制數(shù)值。設(shè)定數(shù)字控制信號(hào)的輸入為b0b1b2b3b4=10001，則對(duì)應(yīng)的n的數(shù)值為17，即被接入反饋回路的電阻為17個(gè)，亦即電阻Rf0,Rf1,Rf2……Rf16。通過以上分析可知，要計(jì)算整個(gè)回路的電壓增益，必須先利用輸入的數(shù)字控制信號(hào)計(jì)算得到相應(yīng)的10進(jìn)制數(shù)值n，然后將接入回路中的n個(gè)電阻的阻值相加，得到接入回路的反饋電阻的總阻值。利用上述的增益計(jì)算公式，即可計(jì)算得到與數(shù)字控制信號(hào)相對(duì)應(yīng)的電壓增益。當(dāng)開關(guān)控制信號(hào)swn導(dǎo)通，其余開關(guān)信號(hào)關(guān)閉，此時(shí)電壓信號(hào)增益為VoulVin=1+Σm=0m=nRfmR2]]>在上式中，分子是接入反饋回路的電阻的總阻值。此增益計(jì)算公式與上述基本單元是相同的。對(duì)于以上按電阻方式構(gòu)成的增益控制電路，由于MOS開關(guān)等的非理想工作，如一定的導(dǎo)通電阻等，使得電阻R2的阻值較大，因而控制精度將受到較大的影響。同時(shí)，由于較多大電阻的存在，增益控制電路不能夠利用標(biāo)準(zhǔn)的數(shù)字集成電路制造工藝進(jìn)行集成。另外，在以上電路中，增益可以是按照DB值遞增的，但對(duì)于反饋回路中的電阻來講，由于與遞增DB值對(duì)應(yīng)的遞增電阻阻值是非規(guī)則變化的，所以反饋回路中的32個(gè)電阻，各個(gè)具有不同的遞增阻值。而在電阻的匹配中，當(dāng)兩個(gè)電阻的比例為整數(shù)，尤其為1,2,4,8…時(shí)的匹配性能最好。所以對(duì)于在反饋回路中的非整數(shù)比例關(guān)系的電阻匹配，其在LAYOUT(布局布線)中很難實(shí)現(xiàn)。表1列出了DB增益與實(shí)際增益倍數(shù)之間的關(guān)系。表1當(dāng)增益為1DB時(shí)，需要增加接入的電阻阻值為Rf0=(1.12-1.0)*R2=0.12*R2當(dāng)增益為2DB時(shí)，需要增加接入的電阻阻值為Rf1=(1.26-1.12)*R2=0.24*R2當(dāng)增益為31DB時(shí)，需要增加的接入電阻阻值為Rf31=(35.48-31.62)*R2=3.86*R2從以上分析可以看出，對(duì)于步進(jìn)的DB增益，其對(duì)應(yīng)的電阻阻值變化不具備規(guī)整性，所以電阻的匹配是非常困難的。另外，在實(shí)際的電路中，由于開關(guān)的導(dǎo)通電阻Rsw(on)不是非常小，因此在精確控制的步進(jìn)增益電路中它是必須考慮的因素之一。在增益為nDB時(shí)，實(shí)際的電壓信號(hào)增益應(yīng)為VoulVin=1+RSW(on)+Σm=0m=nRfmR2]]>在上式中，對(duì)接入反饋回路的電阻的總阻值進(jìn)行求和時(shí)，考慮了開關(guān)的導(dǎo)通電阻的影響。由于在任何增益的回路中，只有一個(gè)開關(guān)被接入反饋回路，所以在上式中只增加了一個(gè)開關(guān)的導(dǎo)通電阻的阻值。當(dāng)增益控制電路中的步進(jìn)精度確定后，需要對(duì)開關(guān)的導(dǎo)通電阻和R2進(jìn)行調(diào)整，以滿足控制精度的要求。例如開關(guān)的導(dǎo)通電阻為1K歐姆，設(shè)計(jì)的步進(jìn)控制精度為5％，考慮到電阻R2在0DB增益時(shí)的絕對(duì)誤差，電阻R2的取值應(yīng)大于30K歐姆。因此在一般情況下，R2的阻值較大，因而電路中的電阻要利用高阻多晶硅工藝來實(shí)現(xiàn)，而難以利用標(biāo)準(zhǔn)的數(shù)字集成電路制造工藝進(jìn)行集成。為了解決圖2所示電路存在的電阻匹配問題，圖3所示的電路對(duì)圖2的電路進(jìn)行了改進(jìn)。在圖3電路中，Vin為輸入的電壓信號(hào)，Vout為輸出的電壓信號(hào)，b為進(jìn)行步進(jìn)增益控制的數(shù)字信號(hào)輸入。圖3所示電路與上述電路的不同之處在于，增加了3個(gè)接地的反饋電阻Rb2,Rb3,Rb4。在該電路中，4個(gè)接地的反饋電阻將步進(jìn)增益劃分為4個(gè)區(qū)段0-7DB區(qū)段，8-15DB區(qū)段，16-23DB區(qū)段和24-31DB區(qū)段。由于每一個(gè)區(qū)段的步進(jìn)增益為8DB，所以4個(gè)區(qū)段可以實(shí)現(xiàn)32DB的步進(jìn)增益。在電路實(shí)現(xiàn)方面。32個(gè)電阻被劃分為4組互相匹配的電阻群，每一個(gè)電阻群的電阻個(gè)數(shù)為8。在圖3的電路中，電阻群雖然是匹配的，但是電阻群內(nèi)部的8個(gè)電阻仍然是不具備歸一化匹配性的，所以在電阻群的實(shí)現(xiàn)方案中，仍然具有較大的困難。在圖2和圖3的電路中，存在的另一個(gè)問題是運(yùn)算放大器的設(shè)計(jì)。對(duì)于高頻信號(hào)的增益控制，如1MHz的模擬信號(hào)在31DB增益時(shí)，要求運(yùn)算放大器的增益帶寬積GBW在400MHz左右或更高。在與數(shù)字集成電路兼容的工藝中，高指標(biāo)的運(yùn)算放大器是較難實(shí)現(xiàn)的。運(yùn)算放大器在0DB增益時(shí)的補(bǔ)償是最深的。當(dāng)回路增益較大時(shí)，需要將運(yùn)算放大器的補(bǔ)償深度降低以提高運(yùn)算放大器的GBW。所以在不同的增益時(shí)，根據(jù)集成電路的制造工藝，對(duì)運(yùn)算放大器可能需要不同的補(bǔ)償技術(shù)。另外，在圖2和圖3的電路中，由于引入了譯碼電路，因而增大了系統(tǒng)的面積，降低了系統(tǒng)的噪聲性能。綜上所述，上述兩種現(xiàn)有的方案，都具有以下的缺陷(1)電阻的匹配較為困難；(2)需要高阻多晶硅工藝；(3)開關(guān)的導(dǎo)通電阻對(duì)步進(jìn)控制的精度產(chǎn)生影響；(4)對(duì)運(yùn)算放大器的要求較高，需要不同的補(bǔ)償技術(shù)；(5)需要譯碼電路的支持，如前面介紹的5-32譯碼器電路。其中，由于以上(1)、(2)的問題，使得現(xiàn)有的電壓控制電路與數(shù)字ASIC工藝不能完全兼容。本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)，提供一種數(shù)字工藝的電流模式步進(jìn)增益控制電路，通過利用電流模式增益調(diào)整，將電阻的匹配轉(zhuǎn)換為晶體管的匹配，從而使電阻匹配的問題得到解決，并提高增益控制精度。而且利用統(tǒng)一的運(yùn)算放大器，不需要額外的補(bǔ)償技術(shù)，同時(shí)省略數(shù)字譯碼電路。使得本發(fā)明能夠適合于集成電路制造。為了解決上述存在的問題，本發(fā)明的數(shù)字工藝的電流模式步進(jìn)增益控制電路，由將增益劃分為多級(jí)進(jìn)行控制的多個(gè)模塊構(gòu)成，通過將多個(gè)數(shù)字控制輸入信號(hào)INlogic和共模反饋輸入電流Incmfb與各模塊的相應(yīng)的端口相接來實(shí)現(xiàn)電流的步進(jìn)增益控制，模擬輸入信號(hào)電流Insignal與第1個(gè)模塊的模擬輸入信號(hào)端口相接，各模塊的電流輸出端Iout依次與下一級(jí)模塊的模擬輸入信號(hào)端口相接，最后一級(jí)模塊的電流輸出端Iout為整個(gè)電流模式步進(jìn)增益控制電路的電流輸出端。在所述的多個(gè)模塊中，每個(gè)模塊包括A、B、C、D、E區(qū)，A區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)且柵極與漏極連接而構(gòu)成；B區(qū)是由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成；C區(qū)和D區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成，且在C區(qū)中各柵極與各漏極連接；E區(qū)由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成；其中，A區(qū)的各源極端與B區(qū)的各源極端相連并接源電壓VDD，A區(qū)的各柵極端與B區(qū)的各柵極端相連，且構(gòu)成共模反饋輸入電流的輸入端口；C、D、E區(qū)的各柵極端相連并構(gòu)成模擬輸入信號(hào)Iinsignal的輸入端口，C、D、E區(qū)的各源極端相連并接地，A、B區(qū)的各柵極端通過通路可選擇開關(guān)(SW1)與C、D、E區(qū)的各源極或與D區(qū)的各漏極端可選擇地相連；E區(qū)的各漏極端通過通路可選擇開關(guān)(SW2)與A、B區(qū)的各源極端或與D區(qū)的各漏極端相連；開關(guān)(SW1)和(SW2)由數(shù)字控制輸入信號(hào)INlogic控制；電流輸出端與上述開關(guān)(SW1)和上述D區(qū)的各漏極端間的接點(diǎn)連接。所述的多個(gè)模塊還可具有另一種結(jié)構(gòu)，即每個(gè)模塊包括A、B、C、D、E區(qū)，A區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)且柵極與漏極連接而構(gòu)成；B區(qū)是由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成；C區(qū)和D區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，且在C區(qū)中各柵極與各漏極連接；E區(qū)由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成；其中，A、B區(qū)的各柵極端相連并構(gòu)成共模反饋輸入電流Iincmfb的輸入端口，A、B區(qū)的各源極端相連并接地；C、D、E區(qū)的各柵極相連并構(gòu)成模擬輸入信號(hào)電流Iinsignal的輸入端口，C、D、E區(qū)的各柵極端通過通路可選擇開關(guān)(SW1)可選擇地與A區(qū)的各源極端相連，或通過一電流鏡(M1)與A、B區(qū)間的各源極端相連；B區(qū)的各漏極端通過通路可選擇開關(guān)(SW2)可選擇地與C、D、E區(qū)的各源極端、或與上述電流鏡(M1)和上述可選擇開關(guān)(SW1)間的接點(diǎn)相連；D區(qū)的各漏極端與上述電流鏡(M1)和上述可選擇開關(guān)(SW1)間的接點(diǎn)相連；開關(guān)(SW1)和(SW2)由步進(jìn)增益數(shù)字輸入信號(hào)INlogic控制，輸出端Iout通過電流鏡(M2)與A、B區(qū)間的各源極即接地端相連。所述的多個(gè)模塊由集成電路的P阱或N阱數(shù)字工藝制造。所述的開關(guān)(SW1)和(SW2)由2個(gè)NMOS晶體管或2個(gè)PMOS晶體管構(gòu)成。所述的開關(guān)(SW1)和(SW2)由步進(jìn)增益數(shù)字輸入信號(hào)INlogic控制。上述各模塊中的PMOS晶體管或NMOS晶體管的個(gè)數(shù)m和n可各不相同，通過設(shè)定各模塊中PMOS晶體管或NMOS晶體管的個(gè)數(shù)m與n的比例，可以得到各模塊的不同的電流增益。上述電流輸出端Iout通過一個(gè)在柵極加有偏置電壓Vbias的NMOS晶體管的漏極輸出。當(dāng)上述構(gòu)成多級(jí)電流增益控制的模塊數(shù)量有K個(gè)時(shí)，第I個(gè)模塊的電流增益為2(I-1)DB，其中I＜K。所述的模塊當(dāng)級(jí)聯(lián)的級(jí)數(shù)為奇數(shù)時(shí)，輸出的交流信號(hào)與數(shù)字控制信號(hào)極性相反；當(dāng)級(jí)聯(lián)的級(jí)數(shù)為偶數(shù)時(shí)，輸出的交流信號(hào)與數(shù)字控制信號(hào)極性與數(shù)字控制信號(hào)極性。本發(fā)明的有益的效果為在本發(fā)明的電路設(shè)計(jì)中，引入了共模負(fù)反饋電流，利用共模電流和信號(hào)電流中直流分量的關(guān)系，將信號(hào)的直流分量進(jìn)行部分抵銷，使得對(duì)交流信號(hào)進(jìn)行放大而保持總直流分量不變。電流模式的主要特點(diǎn)為(1)不需要對(duì)電路中的運(yùn)算放大器進(jìn)行額外的補(bǔ)償；(2)控制精度可以利用與增益相對(duì)應(yīng)的最大公倍數(shù)和最小公約數(shù)進(jìn)行調(diào)整，及精度在一定范圍內(nèi)與實(shí)現(xiàn)增益的MOS晶體管個(gè)數(shù)有關(guān)，而與其他因素的關(guān)系較??；(3)對(duì)步進(jìn)增益的控制可以利用數(shù)字信號(hào)的輸入直接進(jìn)行，不需要譯碼器電路的輔助。在本發(fā)明中，針對(duì)步進(jìn)增益依賴電阻的匹配問題，將傳統(tǒng)的電壓增益控制模式轉(zhuǎn)換為電流增益控制模式。由于電流模式的增益控制依賴于晶體管的匹配，所以徹底消除了對(duì)電阻匹配的依賴，解決了與數(shù)字集成電路工藝的兼容問題。在現(xiàn)有技術(shù)中，由于是電壓增益模式，在不同的電壓增益時(shí)，對(duì)運(yùn)算放大器的影響和要求是不同的，所以需要不同的補(bǔ)償技術(shù)，如運(yùn)算放大器內(nèi)部的補(bǔ)償電容隨增益的不同取不同的數(shù)值等。在本發(fā)明中，由于采用電流模式，不需進(jìn)行補(bǔ)償，對(duì)運(yùn)算放大器的壓力大大減輕。在本發(fā)明中，由于采用電流模式，開關(guān)的導(dǎo)通電阻對(duì)增益控制精度的影響得到了有效的抑制。在理論上，開關(guān)的導(dǎo)通電阻對(duì)增益精度的影響可以忽略不計(jì)，從而大大提高了控制精度。在現(xiàn)有技術(shù)中，對(duì)開關(guān)的控制是通過譯碼器實(shí)現(xiàn)的，由于任何一個(gè)時(shí)刻只有一個(gè)開關(guān)導(dǎo)通，所以譯碼器電路較復(fù)雜，使用較多的開關(guān)和電阻，并且每一個(gè)開關(guān)控制的精度都是1DB，從而給設(shè)計(jì)帶來較大的困難。本發(fā)明的的增益控制電路被按照2進(jìn)制的權(quán)重進(jìn)行劃分，即劃分1DB、2DB、4DB、8DB和16DB共5個(gè)增益控制模塊，數(shù)字信號(hào)對(duì)增益的控制可以直接進(jìn)行，從而省略了譯碼器。圖1是現(xiàn)有技術(shù)的簡化的步進(jìn)增益控制電路。圖2是現(xiàn)有技術(shù)的0-31DB步進(jìn)增益控制電路。圖3是現(xiàn)有技術(shù)的另一個(gè)0-31DB步進(jìn)增益控制電路。圖4是本發(fā)明的數(shù)字增益控制輸入與正弦波示出的對(duì)應(yīng)關(guān)系。圖5是本發(fā)明的5級(jí)電流模式步進(jìn)增益控制電路。圖6是用P阱工藝制造的圖5中各模塊的電路結(jié)構(gòu)圖。圖7是用N阱工藝制造的圖5中各模塊的電路結(jié)構(gòu)圖。以下通過實(shí)施例并結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的說明。圖4簡要示出了本發(fā)明在正弦波輸入時(shí)，數(shù)字輸入控制信號(hào)與增益之間的關(guān)系。其中正弦波經(jīng)過了簡化。當(dāng)數(shù)字信號(hào)輸入為0時(shí)，輸出與輸入相等，增益為0DB；當(dāng)數(shù)字信號(hào)輸入為31時(shí)，輸出正弦波為輸入正弦波的35.62倍，即31DB。從圖4可以看出，得到放大的信號(hào)只是交流信號(hào)，模擬信號(hào)的直流分量保持不變，因此在無隔直電容的輔助下，實(shí)現(xiàn)了只放大交流信號(hào)的目的。同時(shí)，由于電流模式的直流抵銷電路的較大帶寬，使得信號(hào)在一個(gè)較大的頻域內(nèi)，直流分量得到有效地抑制。所以，電流模式的共模電壓抑制比(CMRR)可以在一個(gè)較寬的頻域內(nèi)保持一個(gè)穩(wěn)定的值。圖5是電流模式步進(jìn)增益控制的電路原理圖。在圖5中，通過5個(gè)模塊將增益劃分為5級(jí)進(jìn)行控制，分別為1DB控制級(jí)、2DB控制級(jí)、4DB控制級(jí)、8DB控制級(jí)和16DB控制級(jí)。IN0、IN1、IN2、IN3、IN4為控制步進(jìn)增益的數(shù)字信號(hào)輸入。Incmfbl、Incmfb2、Incmfb3、Incmfb4、Incmfb5為共模反饋電流的輸入端口，Insignal為需要進(jìn)行增益調(diào)整的模擬信號(hào)輸入端口，Vdd和Vss分別為電源和地，Vbias為抑制溝道調(diào)制效應(yīng)的電壓偏置，Iout為最終的電流輸出。當(dāng)數(shù)字控制輸入IN0IN1IN2IN3IN4為00000時(shí)，5個(gè)級(jí)聯(lián)的增益控制級(jí)的增益都是0DB，所以信號(hào)的增益為0DB；當(dāng)數(shù)字控制輸入IN0IN1IN2IN3IN4為00001時(shí)，1DB增益控制級(jí)導(dǎo)通，其余控制級(jí)增益的增益為0DB，所以信號(hào)的增益為1DB；當(dāng)數(shù)字控制輸入IN0IN1IN2IN3IN4為00010時(shí)，2DB增益控制級(jí)導(dǎo)通，其余增益控制級(jí)的增益0DB，所以信號(hào)增益為2DB。依此類推，當(dāng)數(shù)字控制輸入信號(hào)IN0IN1IN2IN3IN4為10000時(shí)，16DB增益控制級(jí)導(dǎo)通，其余增益控制級(jí)的增益為0DB，所以信號(hào)的總增益為16DB；當(dāng)數(shù)字控制輸入信號(hào)IN0IN1IN2IN3IN4為11111時(shí)，所有的增益控制級(jí)都被導(dǎo)通，信號(hào)的總增益為1+2+4+8+16=31DB。在圖5中，各個(gè)模塊的構(gòu)成與集成電路的制造工藝有關(guān)。由于典型數(shù)字集成電路的工藝中，只存在P阱工藝或者N阱工藝，一般不能同時(shí)利用P阱和N阱工藝，所以模塊有兩種設(shè)計(jì)方法針對(duì)于P阱中NMOS晶體管的設(shè)計(jì)和針對(duì)于N阱中PMOS晶體管的設(shè)計(jì)。兩種設(shè)計(jì)方法的原理是相同的，只是對(duì)信號(hào)的放大方面，其極性是相反的。利用集成電路的P阱或N阱，對(duì)步進(jìn)增益控制電流進(jìn)行不同的設(shè)計(jì)，能提高電路的信噪比(SNR)。對(duì)于在P阱中的N溝器件，如NMOS晶體管等，由于其襯底受到P阱的單獨(dú)隔離保護(hù)，所以它們受外界的干擾較小，信噪比較高。而對(duì)于PMOS器件，由于其襯底是與其他器件公用的，容易受到電路中其他器件的干擾，如大功率器件等，所以其信噪比較差。同樣，如果是N阱工藝，PMOS器件的信噪比較好而NMOS器件的信噪比較差。因此應(yīng)根據(jù)系統(tǒng)的信噪比要求和工藝的類型，選擇不同的實(shí)現(xiàn)方法。在圖6中，示出了利用P阱工藝實(shí)現(xiàn)的步進(jìn)增益控制電路模塊。該模塊包括A、B、C、D、E五部分，A區(qū)和B區(qū)構(gòu)成共模反饋電流的增益級(jí)，C區(qū)和D區(qū)構(gòu)成信號(hào)電流的拷貝級(jí)，C區(qū)和E區(qū)構(gòu)成信號(hào)電流的增益級(jí)；A區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，B區(qū)是由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，C區(qū)和D區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成，E區(qū)由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成；Iincmfb為共模反饋電流輸入端口，Iinsignal為需要進(jìn)行增益調(diào)整的模擬信號(hào)的輸入端口，INlogic為步進(jìn)增益數(shù)字控制輸入端口，Vbias為偏置電壓，Iout為電流輸出端口，Icollect為電流收集節(jié)點(diǎn)。共模反饋輸入端口Iincmfb為直流電流，信號(hào)輸入端口Iinsignal為直流IDC加交流電流IAC。在一般情況下，共模反饋輸入端口的直流電流與信號(hào)輸入端口的直流電流分量是相等的。偏置電壓Vbias使得節(jié)點(diǎn)Icollect的電壓是固定的，從而有效地防止MOS晶體管的溝道長度調(diào)制效應(yīng)。設(shè)定共模反饋輸入端口的電流為Iincmfb=IDC信號(hào)輸入端口的電流為Iinsignal=IDC+IAC在圖中虛線框住的A區(qū)和B區(qū)，總共有m+n個(gè)PMOS晶體管，由于其柵極是連接在一起的，所以每一個(gè)PMOS晶體管中流過的電流是相同的。對(duì)于A區(qū)的m個(gè)晶體管，由于其總電流為Iincmfb，所以A區(qū)中的單個(gè)晶體管的電流為Iincmfb/m。在B區(qū)，n個(gè)晶體管的漏極連接在一起，單個(gè)晶體管的電流與A區(qū)的器件相同，所以n個(gè)PMOS晶體管的匯總流，即接入開關(guān)SW1的電流為ISW1=n/m*IDC在上式中，n為B區(qū)中PMOS晶體管的個(gè)數(shù)，m為A區(qū)中PMOS晶體管的個(gè)數(shù)。從上式可以看初，接入開關(guān)sw1的共模反饋電流，與A區(qū)和B區(qū)的晶體管個(gè)數(shù)成比例關(guān)系。同樣，接入開關(guān)sw2的電流只與C區(qū)和E區(qū)的NMOS晶體管的個(gè)數(shù)有關(guān)。經(jīng)過與前面類似的分析，可以得出接入開關(guān)sw2的電流為ISW2=n/m*(IDC+IAC)當(dāng)數(shù)字增益控制信號(hào)為0時(shí)，開關(guān)sw1使電流Isw1直接接入地GND，開關(guān)sw2使電流Isw2直接接入電源VDD。因此，在電流收集節(jié)點(diǎn)Icollect，總電流為由D區(qū)的m個(gè)NMOS晶體管提供的單個(gè)電流的匯總，比較C區(qū)和D區(qū)的電路結(jié)構(gòu)，可以得到D區(qū)的輸出電流與C區(qū)的輸入電流的比例關(guān)系為m∶m，即D區(qū)晶體管提供的匯總電流與C區(qū)的注入電流相等，也即IOUT=Icollect=Iinsignal=IDC+IAC此時(shí)可以看出，輸出電流與輸入的信號(hào)電流相等，即電流增益為0DB。當(dāng)數(shù)字增益控制信號(hào)為1時(shí)，開關(guān)sw1將電流Isw1接入電流收集節(jié)點(diǎn)Icollect，開關(guān)sw2將電流Isw2接入電流收集節(jié)點(diǎn)Icollect。因此，在節(jié)點(diǎn)Icollect，總電流為Iout=Iinsignal+ISW2-ISW1=IDC+(1+n/m)IAC經(jīng)過以上分析，可以得出在增益控制電路中，交流信號(hào)的增益為(1+n/m)倍，直流信號(hào)保持不變。在級(jí)聯(lián)的增益控制電路中，每一級(jí)都對(duì)交流信號(hào)進(jìn)行放大而保持直流分量不變。而交流信號(hào)的增益n/m中，n是B區(qū)和E區(qū)，m是A區(qū)、C區(qū)和D區(qū)的晶體管的個(gè)數(shù)。所以本發(fā)明可以利用m個(gè)和n個(gè)晶體管的匹配獲得有效的電流增益，從而有效地解決了匹配中的規(guī)整性問題。以上分析中設(shè)定共模反饋的電流輸入和信號(hào)的電流輸入中，直流分量是相同的。在實(shí)際的電路中，兩者可能存在一定的差別。同時(shí)，直流分量的微小變化可以來自PMOS晶體管和NMOS晶體管n/m的不匹配，總的直流分量的偏差可以表示為∑ΔIDC=ΔIDC+Δ(n/m)*IDC兩個(gè)直流分量的微小變化只會(huì)影響電路的工作點(diǎn)，對(duì)交流信號(hào)不會(huì)產(chǎn)生失真，所以本發(fā)明對(duì)MOS晶體管的匹配要求只受增益控制精度的影響。在以上電路中，n和m的取值只能是整數(shù)，經(jīng)過歸一化處理，其取值如下表所示。<tablesid="table2"num="002"><table>DB增益值n取值M取值118214461083216163</table></tables>經(jīng)過歸一化調(diào)整后，當(dāng)數(shù)字控制信號(hào)的輸入為11111時(shí)，總的增益為35.63倍，與31DB增益的35.48倍的差別小于1％。在上述電路中給出了利用P阱工藝的步進(jìn)增益控制實(shí)現(xiàn)方案。以下將說明利用N阱工藝的步進(jìn)增益控制的實(shí)現(xiàn)方案。在N阱工藝中，利用PMOS晶體管進(jìn)行信號(hào)的轉(zhuǎn)換，同樣可以實(shí)現(xiàn)步進(jìn)增益控制。圖7示出了利用N阱工藝實(shí)現(xiàn)的步進(jìn)增益控制電路，該電路包括A、B、C、D、E五部分，A區(qū)和B區(qū)構(gòu)成共模反饋電流的增益級(jí)，C區(qū)和D區(qū)構(gòu)成信號(hào)電流的拷貝級(jí)，C區(qū)和E區(qū)構(gòu)成信號(hào)電流的增益級(jí)；A區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成，B是由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成，C區(qū)和D區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，E區(qū)由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，Iincmfb為共模反饋電流輸入端口，Iinsignal為信號(hào)的輸入端口，INlogic步進(jìn)增益數(shù)字控制輸入端口，Vbias為偏置電壓，Iout為電流輸出端口，Icollect為電流收集節(jié)點(diǎn)。通過與前面類似的分析，可以得到在INlogic=0時(shí)，輸出的電流為Iout=IDC-IAC從上式可以得到，輸出的交流信號(hào)電流與輸入的交流信號(hào)電流相等而極性相反，即電流的增益為0DB而相位相差180度。在數(shù)字增益控制信號(hào)INlogic=1時(shí)，輸出的電流為Iout=IDC-(1+n/m)IAC同樣，從上式中可以得初，交流信號(hào)的增益為(1+n/m)但極性是相反的。通過以上分析可知，對(duì)于利用N阱中的PMOS晶體管實(shí)現(xiàn)的步進(jìn)增益控制電流，當(dāng)級(jí)聯(lián)的級(jí)數(shù)為奇數(shù)時(shí)，得到增益與數(shù)字控制信號(hào)相對(duì)應(yīng)而極性相反的交流信號(hào)；當(dāng)級(jí)聯(lián)的級(jí)數(shù)為偶數(shù)時(shí)，得到增益與數(shù)字控制信號(hào)相對(duì)應(yīng)而極性相同的級(jí)聯(lián)信號(hào)。以上通過較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了說明，但這些實(shí)施例并非用來限定本發(fā)明。凡在不違背本發(fā)明的精神和內(nèi)容所作的改進(jìn)和替換，均應(yīng)視為本發(fā)明的保護(hù)范圍。權(quán)利要求1．一種數(shù)字工藝的電流模式步進(jìn)增益控制電路，由將增益劃分為多級(jí)進(jìn)行控制的多個(gè)模塊構(gòu)成，通過將多個(gè)數(shù)字控制輸入信號(hào)INlogic和共模反饋輸入電流Iincmfb與各模塊的相應(yīng)的端口相接來控制電流的步進(jìn)增益，模擬輸入信號(hào)電流Insignal與第1個(gè)模塊的模擬輸入信號(hào)端口相接，各模塊的電流輸出端Iout依次與下一級(jí)模塊的模擬輸入信號(hào)端口相接，最后一級(jí)模塊的電流輸出端Iout為整個(gè)電流模式步進(jìn)增益控制電路的電流輸出端。2．根據(jù)權(quán)利要求1所述數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，在所述的多個(gè)模塊中，每個(gè)模塊包括A、B、C、D、E區(qū)，A區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)且柵極與漏極連接而構(gòu)成；B區(qū)是由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成；C區(qū)和D區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成，且在C區(qū)中各柵極與各漏極連接；E區(qū)由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成；其中，A區(qū)的各源極端與B區(qū)的各源極端相連并接源電壓VDD，A區(qū)的各柵極端與B區(qū)的各柵極端相連，且構(gòu)成共模反饋輸入電流的輸入端口；C、D、E區(qū)的各柵極端相連并構(gòu)成模擬輸入信號(hào)Iinsignal的輸入端口，C、D、E區(qū)的各源極端相連并接地，A、B區(qū)的各柵極端通過通路可選擇開關(guān)(SW1)與C、D、E區(qū)的各源極或與D區(qū)的各漏極端可選擇地相連；E區(qū)的各漏極端通過通路可選擇開關(guān)(SW2)與A、B區(qū)的各源極端或與D區(qū)的各漏極端相連；開關(guān)(SW1)和(SW2)由數(shù)字控制輸入信號(hào)INlogic控制；電流輸出端與上述開關(guān)(SW1)和上述D區(qū)的各漏極端間的接點(diǎn)連接。3．根據(jù)權(quán)利要求1所述數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，在所述的多個(gè)模塊中，每個(gè)模塊包括A、B、C、D、E區(qū)，A區(qū)由m個(gè)共源共柵共漏的NMOS晶體管并聯(lián)且柵極與漏極連接而構(gòu)成；B區(qū)是由n個(gè)共源共柵共漏的NMOS晶體管并聯(lián)而成；C區(qū)和D區(qū)由m個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成，且在C區(qū)中各柵極與各漏極連接；E區(qū)由n個(gè)共源共柵共漏的PMOS晶體管并聯(lián)而成；其中，A、B區(qū)的各柵極端相連并構(gòu)成共模反饋輸入電流Iincmfb的輸入端口，A、B區(qū)的各源極端相連并接地；C、D、E區(qū)的各柵極相連并構(gòu)成模擬輸入信號(hào)電流Iinsignal的輸入端口，C、D、E區(qū)的各柵極端通過通路可選擇開關(guān)(SW1)可選擇地與A區(qū)的各源極端相連，或通過一電流鏡(M1)與A、B區(qū)間的各源極端相連；B區(qū)的各漏極端通過通路可選擇開關(guān)(SW2)可選擇地與C、D、E區(qū)的各源極端、或與上述電流鏡(M1)和上述可選擇開關(guān)(SW1)間的接點(diǎn)相連；D區(qū)的各漏極端與上述電流鏡(M1)和上述可選擇開關(guān)(SW1)間的接點(diǎn)相連；開關(guān)(SW1)和(SW2)由步進(jìn)增益數(shù)字輸入信號(hào)INlogic控制，輸出端Iout通過電流鏡(M2)與A、B區(qū)間的各源極即接地端相連。4．根據(jù)權(quán)利要求2所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，所述的多個(gè)模塊由集成電路的P阱數(shù)字工藝制造。5．根據(jù)權(quán)利要求3所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，所述的多個(gè)模塊由集成電路的N阱數(shù)字工藝制造。6．根據(jù)權(quán)利要求2或3所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，所述的開關(guān)(SW1)和(SW2)由2個(gè)NMOS晶體管或2個(gè)PMOS晶體管構(gòu)成。7．根據(jù)權(quán)利要求2或3所述的數(shù)字工藝電流模式步進(jìn)增益控制電路，其特征在于，所述的開關(guān)(SW1)和(SW2)由步進(jìn)增益數(shù)字輸入信號(hào)INlogic控制。8．根據(jù)權(quán)利要求2或3所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，上述各模塊中的PMOS晶體管或NMOS晶體管的個(gè)數(shù)m和n可各不相同，通過設(shè)定各模塊中PMOS晶體管或NMOS晶體管的個(gè)數(shù)m與n的比例，可以得到各模塊的不同的電流增益。9．根據(jù)權(quán)利要求1所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，上述電流輸出端Iout通過一個(gè)在柵極加有偏置電壓Vbias的NMOS晶體管的漏極輸出。10．根據(jù)權(quán)利要求2或3所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，當(dāng)上述構(gòu)成多級(jí)電流增益控制的模塊數(shù)量有K個(gè)時(shí)，第I個(gè)模塊的電流增益為2(I-1)DB，其中I＜K。11．根據(jù)權(quán)利要求3所述的數(shù)字工藝的電流模式步進(jìn)增益控制電路，其特征在于，所述的模塊當(dāng)級(jí)聯(lián)的級(jí)數(shù)為奇數(shù)時(shí)，輸出的交流信號(hào)與數(shù)字控制信號(hào)極性相反；當(dāng)級(jí)聯(lián)的級(jí)數(shù)為偶數(shù)時(shí)，輸出的交流信號(hào)與數(shù)字控制信號(hào)極性與數(shù)字控制信號(hào)極性相同。全文摘要本發(fā)明提供一種數(shù)字工藝的電流模式步進(jìn)增益控制電路,通過利用電流模式增益調(diào)整,利用多個(gè)由PMOS或NMOS晶體管組合構(gòu)成的模塊形成增益的多級(jí)控制,將電阻的匹配轉(zhuǎn)換為晶體管的匹配,從而使電阻匹配的問題得到解決,并提高增益控制精度。而且利用統(tǒng)一的運(yùn)算放大器,不需要額外的補(bǔ)償技術(shù),同時(shí)省略數(shù)字譯碼電路。使得本發(fā)明能夠適合于集成電路制造。文檔編號(hào)H03G3/30GK1297283SQ9912373公開日2001年5月30日申請(qǐng)日期1999年11月18日優(yōu)先權(quán)日1999年11月18日發(fā)明者尹登慶申請(qǐng)人:華為技術(shù)有限公司