技術(shù)編號：7534387
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明提供在D類音頻放大器中使導(dǎo)通延遲(死區(qū)時(shí)間)中的顫動(dòng)和不對稱引起的失真減輕的電路和技術(shù)。此公開的電路能將噪聲降到最低并能保證橋電路中兩個(gè)MOSFET的導(dǎo)通延遲一致符合。這種符合能將失真降到最低。通過降低顫動(dòng)，此電路也可改善D類放大器的信號噪聲比(SNR)和動(dòng)態(tài)范圍。D類放大器通常有很高的底部噪聲。其噪聲由脈沖寬度調(diào)制器(PWM)的比較器輸出端的顫動(dòng)和與導(dǎo)通延遲時(shí)間相關(guān)的顫動(dòng)所引起。在一個(gè)D類放大器中，導(dǎo)通延遲是有意加到半橋式電路上以防止FET同時(shí)導(dǎo)通...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。