技術(shù)總結(jié)
本發(fā)明公開了一種抗干擾集成電路，適用于避免鄰近集成電路所帶來的干擾作用，所導(dǎo)致一頻率脈波的誤動(dòng)作。抗干擾集成電路輸出第一時(shí)間信號(hào)，鄰近集成電路輸出第二時(shí)間信號(hào)。抗干擾集成電路包括：一邏輯電路、一加法器及一比較器。邏輯電路根據(jù)第二時(shí)間信號(hào)的時(shí)序，輸出一柵極脈波，加法器疊加第一時(shí)間信號(hào)與門極脈波，比較器根據(jù)信號(hào)疊加結(jié)果輸出該頻率脈波，其中頻率脈波的周期同于第一時(shí)間信號(hào)的周期。

技術(shù)研發(fā)人員：駱亭融;李岳翰
受保護(hù)的技術(shù)使用者：友達(dá)光電股份有限公司
文檔號(hào)碼：201710043921
技術(shù)研發(fā)日：2017.01.19
技術(shù)公布日：2017.05.31