相關(guān)申請

本申請在35u.s.c.§119(e)之下要求2015年2月25日提交的美國臨時申請no.62/120,798和2015年2月27日提交的美國臨時申請no.62/126,311的優(yōu)先權(quán)，它們的全部說明書通過引用并入本文。

本公開的各方面一般地涉及用于對電路加電的系統(tǒng)和方法，并且更特別地涉及使用電壓比較器來減少對電路加電的時間。

背景技術(shù)：

電路(例如，cpu、gpu、處理器核心等)可以通過頭部開關(guān)陣列選擇性地耦合到電源軌。頭部開關(guān)可以在電路處于非活動狀態(tài)(例如，睡眠狀態(tài))時將電路從電源軌解耦，并且在電路處于活動狀態(tài)(例如，功能狀態(tài))時將電路耦合到電源軌。例如，當(dāng)電路處于非活動狀態(tài)時，頭部開關(guān)可以將電路從電源軌解耦以減少功率泄漏。

為了將電路從非活動狀態(tài)加電到活動狀態(tài)，頭部開關(guān)可以被電源定序器依次地接通(開啟)以使電路的電壓斜坡上升。在加電之前，電路中的電容器可以被完全放電。作為結(jié)果，在初始加電期間，電路可以從電源軌汲取大電流以對電容器充電，而在電源軌上創(chuàng)建電壓下降。如果加電太快，則電壓下降可能足夠大而引起耦合到電源的其他電路發(fā)生故障。為了防止這種情況，可以通過在頭部開關(guān)之間插入延遲來放慢加電。

技術(shù)實現(xiàn)要素：

下文提出一個或多個實施例的簡化概述以便提供對這樣的實施例的基本理解。這一概述不是對所有考慮到的實施例的廣泛概覽，而是意圖既不標(biāo)識所有實施例的關(guān)鍵性或決定性要素，也不界定任何或所有實施例的范圍。它的唯一目的是以簡化的形式提出一個或多個實施例的一些概念，作為稍后提出的更詳細(xì)描述的序言。

根據(jù)一方面，本文中描述了一種加電系統(tǒng)。該系統(tǒng)包括電壓比較器，其被配置為將第一供電軌的電壓與第二供電軌的電壓相比較，并且基于該比較來輸出輸出信號。該系統(tǒng)還包括控制器，其被配置為基于電壓比較器的輸出信號來確定第一供電軌的電壓是否在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段，并且在確定第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段時，發(fā)起耦合在第一和第二供電軌之間的多個開關(guān)的切換。

第二方面涉及一種用于加電的方法。該方法包括將第一供電軌的電壓與第二供電軌的電壓相比較，并且基于該比較來確定第一供電軌的電壓是否在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段。該方法還包括在確定第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段時，發(fā)起耦合在第一和第二供電軌之間的多個開關(guān)的切換。

第三方面涉及一種用于加電的裝置。該裝置包括用于將第一供電軌的電壓與第二供電軌的電壓相比較的部件，以及用于基于該比較來確定第一供電軌的電壓是否在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段的部件。該裝置還包括用于在確定第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段時發(fā)起耦合在第一和第二供電軌之間的多個開關(guān)的切換的部件。

為了實現(xiàn)前述和相關(guān)目的，一個或多個實施例包括后文中完全描述并且在權(quán)利要求中特別指出的特征。以下描述和附圖詳細(xì)闡述了一個或多個實施例的某些說明性方面。然而，這些方面僅指示各種實施例的原理可以被采用的各種方式中的一些方式，并且所描述的實施例意圖包括所有這樣的方面和它們的等價物。

附圖說明

圖1示出了頭部開關(guān)陣列的示例。

圖2示出了根據(jù)本公開的實施例的電源定序器和頭部開關(guān)陣列的示例。

圖3示出了根據(jù)本公開的實施例的具有電壓比較器的加電系統(tǒng)。

圖4示出了根據(jù)本公開的實施例的具有模擬電壓比較器的加電系統(tǒng)。

圖5示出了根據(jù)本公開的實施例的數(shù)字電壓比較器。

圖6示出了根據(jù)本公開的實施例的包括分頻器的數(shù)字電壓比較器。

圖7示出了根據(jù)本公開的另一實施例的數(shù)字電壓比較器。

圖8示出了根據(jù)本公開的實施例的用于圖7中的數(shù)字電壓比較器的操作的示例性時間線。

圖9示出了根據(jù)本公開的實施例的包括電壓電平移位器的數(shù)字電壓比較器。

圖10是根據(jù)本公開的實施例的用于加電的方法的流程圖。

具體實施方式

下文關(guān)于附圖闡述的詳細(xì)描述意圖作為各種配置的描述，并且不意圖表示可以實踐本文中描述的概念的僅有配置。該詳細(xì)描述包括具體細(xì)節(jié)，目的是提供對各種概念的透徹理解。然而，對本領(lǐng)域的技術(shù)人員將明顯的是，可以不具有這些具體細(xì)節(jié)來實踐這些概念。在一些情況下，公知的結(jié)構(gòu)和組件以框圖形式示出以便避免使這樣的概念模糊不清。

圖1示出了耦合在外部電源軌112與內(nèi)部電源軌114之間的頭部開關(guān)陣列110的示例。外部供電軌112耦合到外部電源140，并且內(nèi)部供電軌114耦合到由電源140供電的電路(未示出)。該電路可以包括cpu、gpu、處理器核心、或另一類型的電路。外部電源140可以包括功率管理集成電路(pmic)或其他源。電源140在如下意義上是外部的：電源在電路在其上被制造的芯片外部。盡管供電軌112被稱為外部供電軌，但是將明白，供電軌的一部分可以在電路在其上被集成的芯片上。還將明白，內(nèi)部供電軌114在圖1中被簡化以便于說明，并且實際的內(nèi)部供電軌114可以包括電源網(wǎng)或其他結(jié)構(gòu)。

頭部開關(guān)陣列110被配置為將內(nèi)部供電軌114(并且因此電路)選擇性地耦合到外部供電軌112。頭部開關(guān)陣列110可以用來在電路處于非活動狀態(tài)(例如，睡眠狀態(tài))時將電路從外部供電軌112解耦，并且在電路處于活動狀態(tài)(例如，功能狀態(tài))時將電路耦合到外部供電軌。例如，當(dāng)電路處于非活動狀態(tài)時，頭部開關(guān)陣列110可以將電路從外部供電軌解耦以減少功率泄漏。

頭部開關(guān)陣列110包括多個弱開關(guān)115、第一延遲鏈120、多個強開關(guān)125、以及第二延遲鏈130。如圖1中所示出的，弱開關(guān)和強開關(guān)115和125可以包括p型金屬氧化物半導(dǎo)體(pmos)晶體管。弱開關(guān)115可以用來在電路被加電時限制浪涌電流，并且強開關(guān)125可以用來在電路處于功能狀態(tài)時在外部供電軌112與內(nèi)部供電軌114之間提供高電導(dǎo)路徑。在這個方面，與弱開關(guān)115相比，強開關(guān)125在接通(開啟)時可以具有高得多的電導(dǎo)。例如，每個強開關(guān)125可以具有比弱開關(guān)115大得多的尺寸(例如，柵極寬度)。弱開關(guān)可以被稱為“少數(shù)的”并且強開關(guān)可以被稱為“其余的”。將明白，圖1沒有按比例繪制并且與圖1中所示出的相比，強開關(guān)125可能相對于弱開關(guān)115要大得多。還將明白，與圖1中所示出的相比，頭部開關(guān)陣列110可以包括大得多的數(shù)目的開關(guān)(例如，數(shù)百個開關(guān))。

如圖1中所示出的，第一延遲鏈120包括串聯(lián)耦合的第一多個延遲元件。每個弱開關(guān)115的柵極耦合到沿著第一延遲鏈120的不同點。在圖1中的示例中，延遲元件耦合在每對相鄰開關(guān)115之間。如下面進一步討論的，第一延遲鏈120被配置為在加電期間依次地接通(開啟)弱開關(guān)115。第一延遲鏈120中的每個延遲元件可以包括一個或多個反相器和/或具有傳播延遲的其他邏輯器件。

如圖1中所示出的，第二延遲鏈130包括串聯(lián)耦合的第二多個延遲元件。每個強開關(guān)125的柵極耦合到沿著第二延遲鏈130的不同點。在圖1中的示例中，延遲元件耦合在每對相鄰的開關(guān)125之間。如下面進一步討論的，第二延遲鏈130被配置為在加電期間依次地接通(開啟)強開關(guān)125。

當(dāng)電路處于非活動狀態(tài)(例如，睡眠狀態(tài))時，弱開關(guān)115和強開關(guān)125被關(guān)斷，由此將內(nèi)部供電軌114(并且因此電路)從外部供電軌112解耦。當(dāng)電路處于活動狀態(tài)(例如，功能狀態(tài))時，弱開關(guān)115和強開關(guān)125可以被開啟，由此將內(nèi)部供電軌114(并且因此電路)耦合到外部供電軌112。當(dāng)電路處于功能狀態(tài)時，強開關(guān)125在外部供電軌112與內(nèi)部供電軌114之間提供高電導(dǎo)路徑。

圖2示出了加電系統(tǒng)210，其包括頭部開關(guān)陣列110和耦合到頭部開關(guān)陣列110的電源定序器215。如下面進一步討論的，電源定序器215被配置為通過根據(jù)加電序列依次地開啟頭部開關(guān)陣列110中的開關(guān)來對電路加電。

為了對電路加電，電源定序器215從第一輸出218向第一延遲鏈120的輸入122輸出第一開關(guān)使能信號(標(biāo)示為“enf”)。隨著第一開關(guān)使能信號enf傳播通過第一延遲鏈120，第一延遲鏈120中的延遲元件依次地開啟弱開關(guān)115。兩個相鄰弱開關(guān)之間的時間延遲近似等于相鄰開關(guān)之間的延遲元件的延遲(例如，幾納秒)。對于其中每個弱開關(guān)包括pmos晶體管的示例，第一開關(guān)使能信號enf可以使得耦合到弱開關(guān)的每個延遲元件向相應(yīng)的弱開關(guān)的柵極輸出邏輯零以開啟相應(yīng)的弱開關(guān)。

開啟弱開關(guān)115允許電流從外部供電軌112流到內(nèi)部供電軌114。這對電路中的電容器充電，由此提高了內(nèi)部供電軌114的電壓。與強開關(guān)125相比，弱開關(guān)115具有相對低的電導(dǎo)。低電導(dǎo)限制了在初始加電期間從外部供電軌112到內(nèi)部供電軌114的浪涌電流，由此減小了外部供電軌112上的電壓下降。

在所有弱開關(guān)115被開啟之后，第一開關(guān)使能信號enf傳播到第一延遲鏈120的輸出124，在此該信號作為第一確認(rèn)信號(標(biāo)示為“enf_ack”)被輸出回到電源定序器215。電源定序器215在第一確認(rèn)輸入220處接收第一確認(rèn)信號enf_ack。第一確認(rèn)信號enf_ack向電源定序器215指示弱開關(guān)115已經(jīng)被開啟。在接收到第一確認(rèn)信號enf_ack時，電源定序器215可以從第二輸出222向頭部開關(guān)陣列110中的第二延遲鏈130的輸入132輸出第二開關(guān)使能信號(標(biāo)示為“enr”)。在一些方面中，電源定序器215可以從接收到第一確認(rèn)信號enf_ack以來在預(yù)定時間延遲之后輸出第二開關(guān)使能信號enr。

隨著第二開關(guān)使能信號enr傳播通過第二延遲鏈130，第二延遲鏈130中的延遲元件依次地開啟強開關(guān)125。兩個相鄰強開關(guān)之間的時間延遲近似等于相鄰開關(guān)之間的延遲元件的延遲。對于其中每個強開關(guān)包括pmos晶體管的示例，第二開關(guān)使能信號enr可以使得耦合到強開關(guān)的每個延遲元件向相應(yīng)的強開關(guān)的柵極輸出邏輯零以開啟相應(yīng)的強開關(guān)。

在所有強開關(guān)125被開啟之后，第二開關(guān)使能信號enr傳播到第二延遲鏈130的輸出134，在此該信號作為第二確認(rèn)信號(標(biāo)示為“enr_ack”)被輸出回到電源定序器215。電源定序器215在第二確認(rèn)輸入224處接收第二確認(rèn)信號enr_ack。第二確認(rèn)信號enr_ack向電源定序器215指示強開關(guān)125已經(jīng)被開啟。在接收到第二確認(rèn)信號enr_ack時，電源定序器215可以經(jīng)由外部接口向一個或多個其他電路輸出信號，以向該一個或多個其他電路通知用于電路的加電序列結(jié)束。

第一延遲鏈120的時間延遲可以被選取以使得到電源定序器215開始開啟強開關(guān)125的時候，內(nèi)部供電軌114的電壓接近于外部供電軌112的電壓。例如，時間延遲可以被選取以使得內(nèi)部供電軌114的電壓等于外部供電軌112的電壓的至少90％。這有助于確保開啟強開關(guān)125將不會使得供電軌112上的電壓下降超過一定量。然而，這種方法的缺點是，第一延遲鏈120的時間延遲基于內(nèi)部供電軌114的電壓達到一定電平所花費的時間的估計。這一時間估計可能過于保守(例如，包括用于計入工藝電壓溫度(pvt)變化的大余量)，而導(dǎo)致比防止大的電壓下降所必需的更長的延遲。長的延遲增加了將電路加電到活動狀態(tài)的時間。

為了解決這一點，本公開的實施例減少了在將電壓下降保持在可接受水平的同時對電路加電的時間。這通過以下來完成：使用電壓比較器將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較，并且當(dāng)內(nèi)部供電軌的電壓在外部供電軌的電壓的一定量(例如，至少95％)之內(nèi)時向電源定序器215的第一確認(rèn)輸入220發(fā)送快進確認(rèn)信號。響應(yīng)于快進確認(rèn)信號，電源定序器215向頭部開關(guān)陣列110發(fā)送第二開關(guān)使能信號enr以開始接通(開啟)強開關(guān)125?？爝M確認(rèn)信號通常快于由上面討論的頭部開關(guān)陣列110中的第一延遲鏈120輸出的第一確認(rèn)信號enf_ack。作為結(jié)果，快進確認(rèn)信號使得電源定序器215較早地輸出第二開關(guān)使能信號enr，并且因此使得強開關(guān)125較早地開啟，由此減少了電路的斜坡上升時間。

圖3示出了根據(jù)本公開的實施例的加電系統(tǒng)310。加電系統(tǒng)310包括電源定序器215、頭部開關(guān)陣列110、以及快進確認(rèn)電路312?？爝M確認(rèn)電路312進一步包括電壓比較器322和控制設(shè)備315。

電壓比較器322可以具有耦合到外部供電軌112的第一輸入(標(biāo)示為“ext”)和耦合到內(nèi)部供電軌114的第二輸入(標(biāo)示為“int”)。在這一示例中，電壓比較器322被配置為將外部供電軌112的電壓與內(nèi)部供電軌114的電壓相比較，并且基于該比較來向控制設(shè)備315輸出信號。例如，電壓比較器322可以被配置為當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時，向控制設(shè)備315輸出邏輯一。

如圖3中所示出的，控制設(shè)備315具有耦合到電源定序器215的第一輸出218的輸入。如下面進一步討論的，這允許控制設(shè)備315檢測第一開關(guān)使能信號enf?？刂圃O(shè)備315還具有耦合到電源定序器215的第一確認(rèn)輸入220的輸出。如下面進一步討論的，這允許控制設(shè)備315向電源定序器215輸出快進確認(rèn)以發(fā)起強開關(guān)的切換。

在操作中，控制設(shè)備315針對第一開關(guān)使能信號enf而監(jiān)測電源定序器215的第一輸出218。當(dāng)控制設(shè)備315檢測到第一開關(guān)使能信號enf時，控制設(shè)備315啟用電壓比較器322以開始將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較。因此，當(dāng)電源定序器215開始電路的加電時，控制設(shè)備315啟用電壓比較器322。在這一時間之前，電壓比較器322可以被禁用以節(jié)省功率。

響應(yīng)于第一開關(guān)使能信號enf，頭部開關(guān)陣列110中的第一延遲鏈120開始接通(開啟)弱開關(guān)115。這引起內(nèi)部供電軌114的電壓斜坡上升。隨著內(nèi)部供電軌114的電壓增大，電壓比較器322將這一電壓與外部供電軌112的電壓相比較。當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時，電壓比較器322向控制設(shè)備315輸出邏輯一。作為響應(yīng)，控制設(shè)備315可以向電源定序器215的第一確認(rèn)輸入220輸出快進確認(rèn)信號?？爝M確認(rèn)信號使得電源定序器215向頭部開關(guān)陣列110發(fā)送第二開關(guān)使能信號enr以開始接通(開啟)強開關(guān)125?？爝M確認(rèn)信號通?？煊谟缮厦嬗懻摰牡谝谎舆t鏈120輸出的第一確認(rèn)信號。作為結(jié)果，快進確認(rèn)信號使得電源定序器215較早地輸出第二開關(guān)使能信號enr，并且因此使得強開關(guān)125較早地開始開啟，由此減少了電路的斜坡上升時間。

在一個方面中，當(dāng)電壓比較器322的輸出初始輸出邏輯一時，控制設(shè)備315可以啟動計數(shù)器。如果電壓比較器322在輸出邏輯一之后臨時地輸出邏輯零(例如，由于噪聲和/或內(nèi)部供電軌114的電壓上的毛刺)，則控制設(shè)備315可以重啟計數(shù)器。在這個方面中，當(dāng)計數(shù)器的計數(shù)值達到一定值時，控制設(shè)備315可以向電源定序器215輸出快進確認(rèn)信號。作為結(jié)果，當(dāng)電壓比較器322的輸出穩(wěn)定在邏輯一達到一段時間時，控制設(shè)備315輸出快進確認(rèn)。

在圖3中的示例中，控制設(shè)備315進一步包括控制器320、“或”門325、時鐘劃分器330、計數(shù)器335、第一同步器350、第二同步器355、以及第三同步器360。

時鐘劃分器330被配置為接收時鐘(標(biāo)示為“clk”)并且對時鐘clk的頻率進行劃分以生成經(jīng)劃分的時鐘(標(biāo)示為“div_clk”)。時鐘劃分器330對時鐘clk的頻率進行劃分的量可以通過輸入位(標(biāo)示為“clk_div_by”)被編程。換言之，時鐘劃分器330的除數(shù)可以由輸入位clk_div_by的值來控制。如下面進一步討論的，經(jīng)劃分的時鐘div_clk被輸入到控制器320和計數(shù)器335以對控制器320和計數(shù)器335的操作進行定時。在一個方面中，時鐘clk可以是也被用來對一個或多個處理器核心的操作進行定時的高頻時鐘(例如，在ghz范圍內(nèi))。在這個方面中，控制器320和計數(shù)器335可以不要求高頻時鐘來恰當(dāng)?shù)剡\轉(zhuǎn)。作為結(jié)果，時鐘劃分器330可以通過對時鐘clk的頻率進行劃分來放慢時鐘clk(例如，到mhz范圍)，并且將速度減小的時鐘(即，經(jīng)劃分的時鐘div_clk)輸出到控制器320和計數(shù)器335。較慢的時鐘速度可以增加控制器320和335的可靠性和/或簡化控制器320和計數(shù)器335的結(jié)構(gòu)(例如，允許使用較低位計數(shù)器)。將明白，時鐘劃分器330可以被省略，在該情況下，時鐘clk可以直接輸入到控制器320和計數(shù)器335。

第一同步器350耦合在電源定序器215的第一輸出218與控制器320之間。第一同步器350被配置為在向控制器320輸入第一開關(guān)使能信號enf之前，將來自電源定序器215的第一開關(guān)使能信號enf與經(jīng)劃分的時鐘div_clk同步。換言之，當(dāng)電源定序器215輸出第一開關(guān)使能信號enf時，第一同步器350在向控制器320輸入開關(guān)使能信號enf之前將開關(guān)使能信號enf的邊沿與經(jīng)劃分的時鐘div_clk的邊沿對齊。第二同步器355耦合在第一延遲鏈120的輸出124與控制器320之間。第二同步器355被配置為在向控制器320輸入第一確認(rèn)信號enf_ack之前，將來自第一延遲鏈120的第一確認(rèn)信號enf_ack與經(jīng)劃分的時鐘div_clk同步。第三同步器360耦合在電壓比較器322的輸出與控制器320之間。第三同步器360被配置為在向控制器320輸入比較器輸出信號之前，將比較器輸出信號與經(jīng)劃分的時鐘div_clk同步。

“或”門325具有耦合到第一延遲鏈120的輸出124的第一輸入、耦合到控制器320的快進確認(rèn)輸出(標(biāo)示為“ff-ack”)的第二輸入、以及耦合到電源定序器215的第一確認(rèn)輸入220的輸出。

在操作中，控制器320針對第一開關(guān)使能信號enf來監(jiān)測電源定序器215的第一輸出218。當(dāng)控制器320檢測到第一開關(guān)使能信號enf時，控制器320啟用電壓比較器322以開始將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較。在這一時間之前，電壓比較器322可以被禁用以節(jié)省功率。

響應(yīng)于第一開關(guān)使能信號enf，頭部開關(guān)陣列110中的第一延遲鏈120開始接通(開啟)弱開關(guān)115。這引起內(nèi)部供電軌114的電壓斜坡上升。隨著內(nèi)部供電軌114的電壓增大，電壓比較器322將這一電壓與外部供電軌112的電壓相比較。當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時，電壓比較器322向控制器320輸出邏輯一。

作為響應(yīng)，控制器320可以啟用計數(shù)器335以開始計數(shù)。如果電壓比較器322在輸出邏輯一之后臨時地輸出邏輯零(例如，由于噪聲和/或內(nèi)部供電軌114的電壓上的毛刺)，則控制器320可以禁用并重置計數(shù)器335。當(dāng)電壓比較器輸出再次變?yōu)橐粫r，控制器320然后可以啟用計數(shù)器335。當(dāng)計數(shù)器335計數(shù)時，控制器320可以監(jiān)測計數(shù)器的計數(shù)值(標(biāo)示為“cnt_val”)。如下面進一步討論的，當(dāng)計數(shù)值達到一定值時，控制器320可以向“或”門325輸出快進確認(rèn)信號，“或”門325將快進確認(rèn)信號傳遞給電源定序器215的第一確認(rèn)輸入220。作為結(jié)果，當(dāng)比較器輸出穩(wěn)定在邏輯一達到一段時間時，控制器320輸出快進確認(rèn)信號。在一個方面中，該一段時間(其對應(yīng)于特定計數(shù)值)可以通過輸入位(標(biāo)示為“延遲”)被設(shè)置到控制器320。因此，該一段時間可以是可編程的。在發(fā)送快進確認(rèn)信號之后，控制器320可以禁用電壓比較器322直到下一加電周期以節(jié)省功率。

在一個方面中，計數(shù)器335可以在快進確認(rèn)信號被發(fā)送之后繼續(xù)計數(shù)。在這個方面中，控制器320可以針對第一確認(rèn)信號enf_ack來監(jiān)測頭部開關(guān)陣列110中的第一延遲鏈120的輸出124。當(dāng)控制器320檢測到第一確認(rèn)信號enf_ack時，控制器320可以記錄計數(shù)器335的計數(shù)值?？刂破?20然后可以確定這一計數(shù)值與發(fā)送快進確認(rèn)信號的計數(shù)值之間的差異。計數(shù)值上的差異指示快進確認(rèn)電路312對電源定序器215的第二開關(guān)使能信號enr的輸出進行加速的時間。在第一確認(rèn)信號enf_ack被接收之后，控制器320可以禁用和重置計數(shù)器335用于下一加電周期。

如上文討論的，當(dāng)控制器320輸出快進確認(rèn)信號時，“或”門325將快進確認(rèn)信號傳遞給電源定序器215的第一確認(rèn)輸入220。在這一示例中，快進確認(rèn)信號和第一確認(rèn)信號enf_ack兩者都可以具有邏輯值一。作為結(jié)果，“或”門325將首先到達“或”門325的確認(rèn)信號傳遞給電源定序器215的第一確認(rèn)輸入220。假設(shè)快進確認(rèn)信號在第一確認(rèn)信號enf_ack之前(并且因此首先到達“或”門325)，則“或”門325將快進確認(rèn)信號傳遞給電源定序器215。在一個方面中，例如，如果控制器320未恰當(dāng)?shù)剡\轉(zhuǎn)，則控制器320可以被禁用。在這個方面中，控制器320可以在被禁用時向“或”門325連續(xù)地輸出邏輯零。作為結(jié)果，“或”門325將來自頭部開關(guān)陣列110的第一確認(rèn)信號enf_ack傳遞給電源定序器215。在這種情況下，圖3中的加電系統(tǒng)310以與圖2中的加電系統(tǒng)210類似的方式操作。

圖4示出了根據(jù)本公開的另一實施例的加電系統(tǒng)410。加電系統(tǒng)410包括電源定序器215、頭部開關(guān)陣列110、以及快進確認(rèn)電路412?？爝M確認(rèn)電路412進一步包括模擬電壓比較器422和控制設(shè)備415。如下面進一步討論的，控制設(shè)備415類似于圖3中的控制設(shè)備315，但是具有用于選擇性地啟用快進確認(rèn)電路412的附加邏輯。

模擬電壓比較器422包括比較放大器440、使能開關(guān)442、以及分壓器445。電壓比較器422具有耦合到外部供電軌112的第一輸入(標(biāo)示為“ext”)和耦合到內(nèi)部供電軌114的第二輸入(標(biāo)示為“int”)。在這一示例中，使能開關(guān)442耦合在第一輸入ext與比較放大器440的電源輸入之間。當(dāng)使能開關(guān)442被開啟時，使能開關(guān)442將外部供電軌112的電壓耦合到比較放大器440的電源輸入以對比較放大器440供電。當(dāng)使能開關(guān)442被關(guān)斷時，比較放大器440被禁用。在圖4中的示例中，使能開關(guān)442包括pmos晶體管。在這一示例中，通過向使能開關(guān)442的柵極施加邏輯零來開啟使能開關(guān)442，并且通過向使能開關(guān)442的柵極施加邏輯一來關(guān)斷使能開關(guān)442。

分壓器445被配置為在將外部供電軌112的電壓輸入到比較放大器440的負(fù)(-)輸入之前縮減外部供電軌112的電壓。類似地，分壓器445被配置為在將內(nèi)部供電軌114的電壓輸入到比較放大器440的正(+)輸入之前縮減內(nèi)部供電軌114的電壓。外部供電軌和內(nèi)部供電軌的電壓被縮減以防止比較放大器440進入飽和。這是因為外部供電軌112的電壓也用來對比較放大器440供電。在一個示例中，分壓器445可以將外部供電軌和內(nèi)部供電軌的電壓縮減大約百分之50。在這一示例中，外部供電軌112的電壓在被輸入到比較放大器440的負(fù)(-)輸入之前大約被減小一半(例如，1/2extvdd)。

比較放大器440可以包括信號輸出差分放大器。在一個方面中，比較放大器440可以被配置為在正(+)輸入處的電壓大于負(fù)(-)輸入處的電壓時輸出邏輯一，并且在正(+)輸入處的電壓小于負(fù)(-)輸入處的電壓時輸出邏輯零。在這個方面中，與內(nèi)部供電軌114的電壓相比，分壓器445可以將外部供電軌112的電壓縮減稍微更大的量，以使得比較放大器440在內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時輸出邏輯一。例如，分壓器445可以將兩個電壓都縮放50％以避免使比較放大器440飽和。分壓器445可以進一步將外部供電軌的電壓縮減另外的5％。作為結(jié)果，當(dāng)內(nèi)部供電軌114的電壓近似等于外部供電軌112的電壓的95％時，比較放大器440的輸入處的電壓近似相等。在這一示例中，當(dāng)內(nèi)部供電軌114的電壓達到外部供電軌112的電壓的95％時，比較放大器440向控制設(shè)備415輸出邏輯一。

在一個方面中，比較放大器440可以包括用于調(diào)節(jié)比較放大器440的輸入偏移的偏移控制輸入(標(biāo)示為“偏移_控制”)。通常，比較放大器歸因于比較放大器440中的組件之間的失配而具有輸入偏移。這使得比較放大器440在比較放大器440的輸入被偏移一定量時而不是在它們相等時從邏輯零轉(zhuǎn)變?yōu)檫壿嬕弧３Ｒ?guī)地，輸入偏移被調(diào)節(jié)為接近于零，以使得比較放大器440在比較放大器440的輸入近似相等時從邏輯零轉(zhuǎn)變?yōu)檫壿嬕?。在一個示例中，比較放大器440的輸入偏移可以被調(diào)節(jié)為接近于零。

在另一示例中，比較放大器440的輸入偏移可以被有意地調(diào)節(jié)到一個值，該值使得比較放大器440當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時從邏輯零轉(zhuǎn)變?yōu)檫壿嬕?。因此，比較放大器440輸出邏輯一的內(nèi)部電源電壓可以通過調(diào)節(jié)比較放大器440的輸入偏移而被調(diào)節(jié)。在這一示例中，分壓器445可以將外部供電軌和內(nèi)部供電軌的電壓縮減大約相同的量(例如，百分之50)。

因此，比較放大器440輸出邏輯一的內(nèi)部電源電壓可以通過以下被調(diào)節(jié)：調(diào)節(jié)分壓器縮減外部供電軌和內(nèi)部供電軌的電壓的量和/或調(diào)節(jié)比較放大器440的輸入偏移。

當(dāng)內(nèi)部供電軌142的電壓由于噪聲而接近于比較放大器的門限電壓時，比較放大器440的輸出可能在一與零之間進行多次轉(zhuǎn)變。門限電壓可以對應(yīng)于外部供電軌的電壓的一定百分比(例如，95％)。在一個方面中，比較放大器440可以包括遲滯以防止多次轉(zhuǎn)變。該遲滯使得比較放大器在內(nèi)部電源電壓達到略高于門限的第一值時從零轉(zhuǎn)變到一，并且在內(nèi)部電源電壓下降到略低于門限的第二值時從一轉(zhuǎn)變到零。第一值和第二值可以是可編程的。在另一方面中，可以從比較放大器440省略遲滯。這是因為控制器420可以通過在發(fā)送快進確認(rèn)信號之前進行等待直到比較器輸出停留在邏輯一達到一段時間而有效地濾除多次轉(zhuǎn)變。

如上文討論的，控制設(shè)備415類似于圖3中的控制設(shè)備315，但是具有用于選擇性地啟用快進確認(rèn)電路412的附加邏輯。在一個方面中，快進確認(rèn)電路412根據(jù)主使能信號(標(biāo)示為“使能”)的邏輯狀態(tài)而被選擇性地啟用。當(dāng)主使能信號為邏輯一時，快進確認(rèn)電路412被啟用，并且當(dāng)主使能信號為邏輯零時，快進確認(rèn)電路412被禁用。

在圖4中的示例中，控制設(shè)備415包括“與非”門430和“與”門435。在這一示例中，“與非”門430具有耦合到控制器420的比較器使能輸出(標(biāo)示為“comp_en”)的第一輸入、耦合到主使能信號的第二輸入、以及耦合到模擬比較器422中的使能開關(guān)442的柵極的輸出。當(dāng)主使能信號為邏輯零時，“與非”門430向使能開關(guān)442的柵極輸出邏輯一，而不管控制器420的比較器使能輸出comp_en的邏輯狀態(tài)。作為結(jié)果，使能開關(guān)442(圖4中的示例中的pmos晶體管)被關(guān)斷，而禁用比較器放大器440。此外，分壓器445可以被配置為在“與非”門430的輸出為邏輯一時被禁用。

當(dāng)主使能信號為邏輯一時，“與非”門430充當(dāng)反相器，其使控制器420的比較器使能輸出comp_en的邏輯狀態(tài)反相。在這一示例中，控制器420可以通過在比較器使能輸出comp_en處輸出邏輯一來啟用模擬電壓比較器422?！芭c非”門430將邏輯一反相為邏輯零，其被施加到使能開關(guān)442(圖4中的示例中的pmos晶體管)的柵極。這開啟了使能開關(guān)442，由此啟用比較放大器440。

“與”門435具有耦合到控制器420的快進確認(rèn)輸出(標(biāo)示為“ff_ack”)的第一輸入、耦合到主使能信號的第二輸入、以及耦合到“或”門325的第二輸入的輸出。當(dāng)主使能信號為邏輯零時，“與”門435向“或”門325輸出邏輯零而不管控制器420的快進確認(rèn)輸出ff_ack處的邏輯狀態(tài)。作為結(jié)果，“或”門325將來自頭部開關(guān)陣列110的第一確認(rèn)信號enf_ack傳遞給電源定序器215。因此，當(dāng)快進確認(rèn)電路412被禁用時，圖4中的加電系統(tǒng)410以與圖2中的加電系統(tǒng)210類似的方式操作。當(dāng)主使能信號為邏輯一時，“與”門435將來自控制器420的快進確認(rèn)信號傳遞給“或”門325，如上文討論的，“或”門325進而將快進確認(rèn)信號傳遞給電源定序器215。

控制器420還可以包括耦合到主使能信號的使能輸入(標(biāo)示為“控制器_使能”)。在這一示例中，控制器420可以在主使能信號為邏輯一時被啟用，并且在主使能信號為邏輯零時被禁用。

當(dāng)通過主使能信號被啟用時，控制器420可以按照與圖3中的控制器320類似的方式運轉(zhuǎn)。在這點上，控制器420針對第一開關(guān)使能信號enf來監(jiān)測電源定序器215的第一輸出218。當(dāng)控制器420檢測到第一開關(guān)使能信號enf時，控制器420啟用電壓比較器422以開始將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較。

響應(yīng)于第一開關(guān)使能信號enf，頭部開關(guān)陣列110中的第一延遲鏈120開始接通(開啟)弱開關(guān)115。這使得內(nèi)部供電軌114的電壓斜坡上升。隨著內(nèi)部供電軌114的電壓增大，電壓比較器422將這一電壓與外部供電軌112的電壓相比較。當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時，電壓比較器422向控制器420輸出邏輯一。

作為響應(yīng)，控制器420可以啟用計數(shù)器335以開始計數(shù)。如果電壓比較器422在輸出邏輯一之后臨時地輸出邏輯零(例如，由于噪聲和/或內(nèi)部供電軌114的電壓上的毛刺)，則控制器420可以禁用并重置計數(shù)器335。當(dāng)電壓比較器輸出再次變?yōu)橐粫r，控制器420然后可以啟用計數(shù)器335。當(dāng)計數(shù)器335計數(shù)時，控制器420可以監(jiān)測計數(shù)器的計數(shù)值(標(biāo)示為“cnt_val”)。當(dāng)計數(shù)值達到一定值時，控制器420可以向“與”門435輸出快進確認(rèn)信號?！芭c”門435將快進確認(rèn)信號傳遞給“或”門325，“或”門325進而將快進確認(rèn)信號傳遞給電源定序器215的第一確認(rèn)輸入端220。響應(yīng)于快進確認(rèn)信號，電源定序器215發(fā)出第二開關(guān)使能信號enr以開始接通(開啟)頭部開關(guān)陣列110中的強開關(guān)125?？刂破?20還可以禁用電壓比較器422以節(jié)省功率。

圖5示出了根據(jù)本公開的實施例的數(shù)字電壓比較器522。數(shù)字電壓比較器522可以用來實施圖3中的電壓比較器322。還可以使用數(shù)字電壓比較器522代替圖4中的模擬電壓比較器422。在圖5中的示例中，數(shù)字電壓比較器522包括第一環(huán)形振蕩器520、第二環(huán)形振蕩器530、第一計數(shù)器545、第二計數(shù)器555、比較電路557、以及計數(shù)器重置電路580。

第一環(huán)形振蕩器520包括第一“與非”門525、以及串聯(lián)耦合以形成第一反相器鏈的第一多個反相器。第一“與非”門525具有耦合到第一反相器鏈中的最后反相器的輸出的第一輸入、耦合到環(huán)形振蕩器(ro)使能信號(標(biāo)示為“ro使能”)的第二輸入、以及耦合到第一反相器鏈中的第一反相器的輸入的輸出。當(dāng)ro使能信號為邏輯一時，第一“與非”門525充當(dāng)?shù)谝环聪嗥麈溨械淖詈蠓聪嗥髋c第一反相器鏈中的第一反相器之間的反相器。作為結(jié)果，假設(shè)環(huán)路中的反相次數(shù)是奇數(shù)，則第一“與非”門525和第一反相器鏈形成使得第一環(huán)形振蕩器520振蕩的反相器環(huán)路。當(dāng)ro使能信號為邏輯零時，第一“與非”門525的輸出在邏輯一處保持靜態(tài)。作為結(jié)果，當(dāng)ro使能信號為邏輯零時，第一環(huán)形振蕩器520不振蕩(并且因此被禁用)。因此，第一“與非”門525允許第一環(huán)形振蕩器520通過控制設(shè)備315或415被選擇性地啟用。將明白，本公開不限于“與非”門，并且另一類型的邏輯門可以用來選擇性地啟用第一環(huán)形振蕩器520。

第一“與非”門525、以及第一環(huán)形振蕩器520中的反相器由外部供電軌112的電壓(標(biāo)示為“extvdd”)來供電。作為結(jié)果，當(dāng)?shù)谝画h(huán)形振蕩器520被啟用時，第一環(huán)形振蕩器520的輸出頻率是外部供電軌112的電壓的函數(shù)。在這點上，第一環(huán)形振蕩器520可以被考慮為是由extvdd控制的壓控振蕩器。因此，第一環(huán)形振蕩器520的輸出頻率提供外部供電軌112的電壓電平的指示。

第二環(huán)形振蕩器530包括第二“與非”門535、以及串聯(lián)耦合以形成第二反相器鏈的第二多個反相器。第二“與非”門535具有耦合到第二反相器鏈中的最后反相器的輸出的第一輸入、耦合到ro使能信號的第二輸入、以及耦合到第二反相器鏈中的第一反相器的輸入的輸出。當(dāng)ro使能信號為邏輯一時，第二“與非”門535和第二反相器鏈形成使得第二環(huán)形振蕩器530振蕩的反相器環(huán)路。當(dāng)ro使能信號為邏輯零時，第二“與非”門535的輸出在邏輯一處保持靜態(tài)。作為結(jié)果，當(dāng)ro使能信號為邏輯零時，第二環(huán)形振蕩器530不振蕩(并且因此被禁用)。

第二“與非”門535、以及第二環(huán)形振蕩器530中的反相器由內(nèi)部供電軌114的電壓(標(biāo)示為“intvdd”)來供電。作為結(jié)果，當(dāng)?shù)诙h(huán)形振蕩器530被啟用時，第二環(huán)形振蕩器530的輸出頻率是內(nèi)部供電軌114的電壓的函數(shù)。在這點上，第二環(huán)形振蕩器530可以被考慮為是由intvdd控制的壓控振蕩器。因此，第二環(huán)形振蕩器530的輸出頻率提供內(nèi)部供電軌114的電壓電平的指示。在一個方面中，環(huán)形振蕩器520和530中的每個的輸出頻率可以近似是相應(yīng)電壓的線性函數(shù)。

第一計數(shù)器545具有耦合到第一環(huán)形振蕩器520的輸出的時鐘輸入。第一計數(shù)器545被配置為對第一環(huán)形振蕩器520的輸出的循環(huán)(周期)數(shù)目進行計數(shù)。因此，第一計數(shù)器545將第一環(huán)形振蕩器520的輸出頻率轉(zhuǎn)換為計數(shù)值。由于第一環(huán)形振蕩器520的輸出頻率是外部供電軌112的電壓的函數(shù)，所以第一計數(shù)器545的計數(shù)值也是外部供電軌112的電壓的函數(shù)，并且因此指示外部供電軌112的電壓電平。第一計數(shù)器545還包括用于選擇性地重置計數(shù)器545的計數(shù)值的重置輸入(標(biāo)示為“res”)、以及用于選擇性地啟用計數(shù)器545的使能輸入(標(biāo)示為“en”)。

第二計數(shù)器555具有耦合到第二環(huán)形振蕩器530的輸出的時鐘輸入。第二計數(shù)器555被配置為對第二環(huán)形振蕩器530的輸出的循環(huán)(周期)數(shù)目進行計數(shù)。因此，第二計數(shù)器555將第二環(huán)形振蕩器530的輸出頻率轉(zhuǎn)換為計數(shù)值。由于第二環(huán)形振蕩器530的輸出頻率是內(nèi)部供電軌114的電壓的函數(shù)，所以第二計數(shù)器555的計數(shù)值也是內(nèi)部供電軌114的電壓的函數(shù)，并且因此指示內(nèi)部供電軌114的電壓電平。第二計數(shù)器555還包括用于選擇性地重置計數(shù)器555的計數(shù)值的重置輸入(標(biāo)示為“res”)、以及用于選擇性地啟用計數(shù)器555的使能輸入(標(biāo)示為“en”)。

比較電路557耦合到第一和第二計數(shù)器545和555的輸出。比較電路557被配置為確定第一和第二計數(shù)器545和555的計數(shù)值之間的計數(shù)差。由于第一計數(shù)器545的計數(shù)值指示外部供電軌112的電壓，并且第二計數(shù)器555的計數(shù)值指示內(nèi)部供電軌114的電壓，所以計數(shù)差指示外部供電軌112與內(nèi)部供電軌114之間的電壓差。因此，計數(shù)差可以用來確定內(nèi)部供電軌114的電壓何時在外部供電軌112的電壓的一定量(例如，95％)之內(nèi)。在這點上，比較電路557可以被配置為在計數(shù)差小于門限計數(shù)值時確定內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，95％)之內(nèi)，并且在計數(shù)差小于門限計數(shù)值時向控制設(shè)備輸出邏輯一。

在圖5中的示例中，比較電路557包括減法器560和計數(shù)比較電路570。減法器560被配置為從第一計數(shù)器545的計數(shù)值減去第二計數(shù)器555的計數(shù)值，并且將所得到的計數(shù)差輸出到計數(shù)比較電路570。如上文討論的，計數(shù)差指示外部供電軌112與內(nèi)部供電軌114之間的電壓差。

計數(shù)比較電路570被配置為將來自減法器560的計數(shù)差與門限計數(shù)值相比較，并且基于該比較向控制設(shè)備315或415輸出信號。門限計數(shù)值可以是可編程的。在一個示例中，門限計數(shù)值可以被設(shè)置為使得當(dāng)內(nèi)部供電軌114的電壓在外部供電軌112的電壓的一定量(例如，至少95％)之內(nèi)時，計數(shù)差小于門限計數(shù)值。在這一示例中，如下文進一步討論的，計數(shù)比較電路570可以在計數(shù)差高于門限計數(shù)時輸出邏輯零，并且在計數(shù)差低于門限計數(shù)時輸出邏輯一。

計數(shù)器重置電路580被配置為周期性地重置第一和第二計數(shù)器545和555。在這點上，計數(shù)器重置電路580接收輸入時鐘clk，并且在輸入時鐘clk的每第m個循環(huán)(周期)重置第一和第二計數(shù)器545和555，其中m是整數(shù)。輸入時鐘clk可以與輸入到分頻器330的時鐘或另一時鐘相同。因此，第一和第二計數(shù)器545和555的計數(shù)值在輸入時鐘clk的每m個循環(huán)被重置為零。這樣做是因為第二環(huán)形振蕩器530的輸出頻率隨著內(nèi)部供電軌114的電壓在斜坡上升期間增加而增加。周期性地重置計數(shù)值有助于確保第二計數(shù)器555的計數(shù)值提供第二環(huán)形振蕩器的當(dāng)前輸出頻率(并且因此內(nèi)部供電軌114的當(dāng)前電壓電平)的準(zhǔn)確指示。計數(shù)器重置電路580還可以包括用于選擇性地重置計數(shù)器重置電路580的重置輸入(標(biāo)示為“res”)、以及用于選擇性地啟用計數(shù)器重置電路580的使能輸入(標(biāo)示為“en”)。

現(xiàn)在將根據(jù)本公開的實施例來描述數(shù)字電壓比較器522在加電期間的操作。在加電開始之前，控制設(shè)備315或415針對第一開關(guān)使能信號enf來監(jiān)測電源定序器215的第一輸出218。當(dāng)控制設(shè)備315或415檢測到第一開關(guān)使能信號enf時，控制設(shè)備315或415啟用電壓比較器522以開始將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較。在圖5中的示例中，控制設(shè)備315或415可以通過使得ro使能信號具有邏輯狀態(tài)一來啟用第一和第二環(huán)形振蕩器520和530，并且通過使得計數(shù)使能信號具有邏輯狀態(tài)一來啟用第一和第二計數(shù)器545和555以及計數(shù)器重置電路580。

響應(yīng)于第一開關(guān)使能信號enf，頭部開關(guān)陣列110中的第一延遲鏈120開始接通(開啟)弱開關(guān)115。初始地，內(nèi)部供電軌114的電壓為低。作為結(jié)果，第二環(huán)形振蕩器530(其由內(nèi)部供電軌114供電)的輸出頻率初始地比第一環(huán)形振蕩器520(其由外部供電軌112供電)的輸出頻率慢得多。因此，計數(shù)差初始地比門限計數(shù)值大得多，而使得計數(shù)比較電路570向控制設(shè)備315或415輸出邏輯零。

內(nèi)部供電軌114的電壓隨著時間的推移而增大。作為結(jié)果，第二環(huán)形振蕩器530的輸出頻率隨著時間的推移而增大(加速)，而使得計數(shù)差隨著時間的推移而減小。最終，計數(shù)差下降到門限計數(shù)以下，指示內(nèi)部供電軌114的電壓在外部供電軌112的電壓的期望量(例如，至少95％)之內(nèi)。當(dāng)這種情況發(fā)生時，電壓比較器522可以向控制設(shè)備315或415輸出邏輯一。

作為響應(yīng)，控制設(shè)備315或415可以向電源定序器215輸出快進確認(rèn)信號，以發(fā)起頭部開關(guān)陣列110中的強開關(guān)125的切換。在一個方面中，控制設(shè)備315或415可以在發(fā)送快進確認(rèn)信號之前等待比較器522的輸出停留在邏輯一達到一段時間(由計數(shù)器335測量)。在發(fā)送快進確認(rèn)信號之后，控制設(shè)備315或415可以禁用環(huán)形振蕩器520和530、計數(shù)器545和555、以及計數(shù)器重置電路580直到下一加電周期以節(jié)省功率?？刂圃O(shè)備315或415也可以重置計數(shù)器重置電路580。

在一個方面中，減法器560和計數(shù)比較電路570的操作可以使用時鐘clk被定時。在這個方面中，減法器560可以在時鐘clk的每個循環(huán)計算計數(shù)差。這可能引起毛刺，因為計數(shù)器545和555在不同的時鐘域中運行。更特別地，第一計數(shù)器545使用第一環(huán)形振蕩器520的輸出被鐘控(clocked)，并且第二計數(shù)器555使用第二環(huán)形振蕩器530的輸出被鐘控。在這個方面中，計數(shù)比較電路570可以通過以下來濾除毛刺：當(dāng)來自減法器560的k個相繼計數(shù)差低于門限時向控制設(shè)備315或415輸出邏輯一，其中k是整數(shù)(即，對于時鐘clk的k個連續(xù)循環(huán)，計數(shù)差低于門限)。k可以等于八或另一數(shù)目。一旦計數(shù)比較電路570輸出邏輯一，則計數(shù)比較電路570可以繼續(xù)輸出邏輯一，達到來自減法器560的相繼計數(shù)差低于門限之久。

在一個實施例中，計數(shù)比較電路570可以具有等待計數(shù)器，其跟蹤來自減法器560的相繼計數(shù)差低于門限的次數(shù)。在這一實施例中，每次計數(shù)差低于門限并且之前的計數(shù)差高于門限時，計數(shù)比較電路570可以開始遞增等待計數(shù)器。每次計數(shù)差低于門限并且之前的計數(shù)差低于門限時，計數(shù)比較電路570可以遞增等待計數(shù)器。每次計數(shù)差高于門限時，計數(shù)比較電路570可以在之前的計數(shù)差低于門限的情況下重置等待計數(shù)器，或者在之前的計數(shù)差高于門限的情況下將等待計數(shù)器保持在零。計數(shù)比較電路570可以在等待計數(shù)器達到k時輸出邏輯一，指示k個相繼計數(shù)差低于門限。一旦計數(shù)比較電路570輸出邏輯一，計數(shù)比較電路570可以繼續(xù)輸出邏輯一達到來自減法器560的相繼計數(shù)差低于門限之久。

在一個實施例中，第一環(huán)形振蕩器520的輸出頻率可能相對高(例如，數(shù)百mhz)，而使得更難以實施第一計數(shù)器545。為了解決這一點，第一環(huán)形振蕩器520的輸出信號的頻率在進入第一計數(shù)器545之前可以被減小(減慢)。在這一點上，圖6示出了數(shù)字電壓比較器622的示例，其中第一分頻器640插入在第一環(huán)形振蕩器520的輸出與第一計數(shù)器545的時鐘輸入之間。在輸出信號被輸入到第一計數(shù)器545之前，第一分頻器640減小第一環(huán)形振蕩器520的輸出信號的頻率。例如，第一分頻器640可以將輸出信號的頻率除以四或另一值。數(shù)字電壓比較器622還可以包括在第二環(huán)形振蕩器530的輸出與第二計數(shù)器555的時鐘輸入之間的第二分頻器650。第二分頻器650可以將第二環(huán)形振蕩器530的輸出信號的頻率減小與第一振蕩器520的輸出信號的頻率相同的量。

圖7示出了根據(jù)本公開的實施例的數(shù)字電壓比較器722。數(shù)字電壓比較器722包括在第一計數(shù)器545的輸出與減法器560之間的第一同步寄存器745、以及在第二計數(shù)器555的輸出與減法器560之間的第二同步寄存器755。如下文進一步討論的，數(shù)字電壓比較器722進一步包括被配置為控制計數(shù)器545和555的計數(shù)控制器780、以及用于減少比較器722中的毛刺的同步寄存器745和755。

計數(shù)控制器780接收輸入時鐘(標(biāo)示為“clk”)，其可以與輸入到分頻器330的時鐘或另一時鐘相同。在操作中，計數(shù)控制器780周期性地向第一和第二計數(shù)器545和555輸出計數(shù)重置信號以重置它們的計數(shù)值。計數(shù)控制器780還使用計數(shù)使能信號來選擇性地啟用第一和第二計數(shù)器545和555。如下文進一步討論的，計數(shù)控制器780在短時間間隔內(nèi)在重置之間周期性地禁用第一和第二計數(shù)器545和555，以暫時保持第一和第二計數(shù)器545和555的計數(shù)值。當(dāng)計數(shù)器545和555被禁用時，計數(shù)控制器780還向同步寄存器745和755周期性地輸出同步信號。這使得每個同步寄存器745和755讀取相應(yīng)計數(shù)器545和555的計數(shù)值，并且將計數(shù)值輸出到減法器560。由于兩個同步寄存器745和755由相同的同步信號定時，所以同步寄存器745和755的輸出是近似同步的。如下文進一步討論的，這減少了異步信號被輸入到減法器560而引起的減法器560中的毛刺。

現(xiàn)在將參考根據(jù)實施例的圖8來描述數(shù)字電壓比較器722的操作。圖8示出了輸入時鐘clk、計數(shù)重置信號、計數(shù)使能信號和同步信號的示例性時間線。如圖8中所示出的，計數(shù)控制器780在時鐘clk的每m+n個循環(huán)輸出計數(shù)重置信號一次，其中m和n是整數(shù)。因此，計數(shù)控制器780在時鐘clk的每m+n個循環(huán)重置(清除)第一和第二計數(shù)器545和555的計數(shù)值。在每次重置時，計數(shù)控制器780將計數(shù)使能信號輸出到計數(shù)器545和555達到m個循環(huán)(即，將邏輯一輸出到計數(shù)器545和555的使能輸入達到m個循環(huán))。作為結(jié)果，每個計數(shù)器545和555在時鐘clk的m個循環(huán)上對相應(yīng)的振蕩器輸出信號的周期進行計數(shù)。

在啟用計數(shù)器545和555達到時鐘clk的m個循環(huán)之后，計數(shù)控制器780禁用計數(shù)器545和555達到時鐘clk的n個循環(huán)。作為結(jié)果，每個計數(shù)器545和555停止計數(shù)并且保持它的當(dāng)前計數(shù)值達到n個循環(huán)。每個計數(shù)器545和555的計數(shù)值指示在時鐘clk的m個循環(huán)上被計數(shù)的相應(yīng)振蕩器輸出信號的周期數(shù)目。

每次計數(shù)器545和555被禁用達到時鐘clk的n個循環(huán)時，計數(shù)控制器780將同步信號輸出到同步寄存器745和755。這使得每個同步寄存器745和755讀取相應(yīng)的計數(shù)器545和555的計數(shù)值，并且將計數(shù)值輸出到減法器560。因此，每個同步寄存器745和755在時鐘clk的每m+n個循環(huán)向減法器560輸出計數(shù)值，其中計數(shù)值指示在時鐘clk的m個循環(huán)上被計數(shù)的相應(yīng)振蕩器輸出信號的周期數(shù)目。m和n的值可以是可編程的。

因此，對于時鐘clk的每m+n個循環(huán)，每個計數(shù)器545和555在m個循環(huán)上對相應(yīng)的振蕩器輸出的周期數(shù)目進行計數(shù)，并且保持對應(yīng)的計數(shù)值達到隨后的n個循環(huán)。在隨后的n個循環(huán)期間，每個同步寄存器745和755讀取相應(yīng)計數(shù)器的計數(shù)值并且將計數(shù)值輸出到減法器560。減法器560計算計數(shù)值之間的差異以獲得計數(shù)差，計數(shù)差被輸出到計數(shù)比較電路570。因此，減法器560可以在時鐘clk的每m+n個循環(huán)向計數(shù)比較電路570輸出計數(shù)差。

每次計數(shù)比較電路570從減法器560接收到計數(shù)差時，計數(shù)比較電路570可以將計數(shù)差與上文討論的門限計數(shù)相比較。如果計數(shù)差在門限計數(shù)以上，則計數(shù)比較電路570可以向控制設(shè)備315或415輸出邏輯零達到大約m+n個循環(huán)。如果計數(shù)差在門限計數(shù)以下，則計數(shù)比較電路570可以向控制設(shè)備315或415輸出邏輯一達到大約m+n個循環(huán)。因此，在這一示例中，每次計數(shù)比較電路570接收到計數(shù)差時(時鐘clk的每m+n個循環(huán))，計數(shù)比較電路570可以向控制設(shè)備更新輸出。

在一個實施例中，計數(shù)比較電路570可以不輸出邏輯一，直到k個相繼計數(shù)差在門限計數(shù)以下，其中k是整數(shù)并且可以是可編程的。這可以被進行，例如，以濾除上文討論的內(nèi)部供電軌114上的毛刺。在k個相繼計數(shù)差在門限計數(shù)以下之后，計數(shù)比較電路570可以輸出邏輯一達到后續(xù)的計數(shù)差在門限計數(shù)以下之久。在這一實施例中，當(dāng)來自電壓比較器722的輸出信號轉(zhuǎn)變?yōu)檫壿嬕换蛘咄Ａ粼谶壿嬕贿_到由計數(shù)器335測量的預(yù)定時間段時，控制設(shè)備315或415可以向電源定序器215發(fā)送快進確認(rèn)信號。

在另一實施例中，一旦計數(shù)差在門限計數(shù)以下，計數(shù)比較電路570就可以輸出邏輯一。在這一實施例中，當(dāng)來自電壓比較器722的輸出信號停留在邏輯一達到由上文討論的計數(shù)器335測量的預(yù)定時間段時，控制設(shè)備315或415可以向電源定序器215發(fā)送快進確認(rèn)信號。

如上文討論的，同步寄存器745和755減少了減法器560中的毛刺。這是因為，同步寄存器745和755將計數(shù)值的輸出同步到減法器560。如圖8中的示例中所示出的，去往同步寄存器745和755的同步信號與時鐘clk是同步的。在這一示例中，減法器560的操作也可以根據(jù)時鐘clk被定時。因此，同步寄存器745和755可以將來自計數(shù)器545和555的計數(shù)值與減法器560的時鐘域?qū)R。計數(shù)比較電路570的操作也可以根據(jù)時鐘clk被定時。

現(xiàn)在將根據(jù)本公開的實施例來描述數(shù)字電壓比較器722在加電期間的操作。在加電開始之前，控制設(shè)備315或415針對第一開關(guān)使能信號enf來監(jiān)測電源定序器215的第一輸出218。當(dāng)控制設(shè)備315或415檢測到第一開關(guān)使能信號enf時，控制設(shè)備315或415啟用電壓比較器722以開始將內(nèi)部供電軌114的電壓與外部供電軌112的電壓相比較。在圖7中的示例中，控制設(shè)備315或415可以啟用第一和第二環(huán)形振蕩器520和530以及計數(shù)控制器780。

響應(yīng)于第一開關(guān)使能信號enf，頭部開關(guān)陣列110中的第一延遲鏈120開始接通(開啟)弱開關(guān)115。初始地，內(nèi)部供電軌114的電壓為低。作為結(jié)果，第二環(huán)形振蕩器530(其由內(nèi)部供電軌114供電)的輸出頻率初始地比第一環(huán)形振蕩器520(其由外部供電軌112供電)的輸出頻率慢得多。因此，計數(shù)差初始地比門限計數(shù)值大得多，而使得計數(shù)比較電路570向控制設(shè)備315或415輸出邏輯零。

內(nèi)部供電軌114的電壓隨著時間的推移而增大。作為結(jié)果，第二環(huán)形振蕩器530的輸出頻率隨著時間的推移而增大(加速)，而使得計數(shù)差隨著時間的推移而減小。最終，計數(shù)差下降到門限計數(shù)以下，指示內(nèi)部供電軌114的電壓在外部供電軌112的電壓的期望量(例如，至少95％)之內(nèi)。當(dāng)這種情況發(fā)生時，電壓比較器722可以向控制設(shè)備315或415輸出邏輯一。

作為響應(yīng)，控制設(shè)備315或415可以向電源定序器215輸出快進確認(rèn)信號，以發(fā)起頭部開關(guān)陣列110中的強開關(guān)125的切換。在一個方面中，控制設(shè)備315或415可以在發(fā)送快進確認(rèn)信號之前等待比較器722的輸出停留在邏輯一達到一段時間(由計數(shù)器335測量)。在發(fā)送快進確認(rèn)信號之后，控制設(shè)備315或415可以禁用環(huán)形振蕩器520和530以及計數(shù)控制器780直到下一加電周期以節(jié)省功率?？刂圃O(shè)備315或415也可以重置計數(shù)控制器780。

由于第二環(huán)形振蕩器530由內(nèi)部供電軌114供電，所以第二環(huán)形振蕩器530的輸出信號的電壓電平被內(nèi)部供電軌114的電壓所限制。特別地，第二環(huán)形振蕩器530的輸出電壓可以以第二環(huán)形振蕩器530的頻率在大約intvdd與接地之間切換(轉(zhuǎn)換)。在加電期間，內(nèi)部供電軌114的電壓初始地可以為低。作為結(jié)果，第二環(huán)形振蕩器530的輸出信號的電壓電平初始地也可能為低。為了解決這一點，第二環(huán)形振蕩器530的輸出信號可以在被輸入到第二計數(shù)器555之前被電壓電平移位。在這一點上，圖9示出了數(shù)字電壓比較器922的示例，其中電壓電平移位器920耦合在第二環(huán)形振蕩器530的輸出與第二計數(shù)器555的時鐘輸入之間。電壓電平移位器920被配置為對第二環(huán)形振蕩器530的輸出信號進行電平移位，以使得在信號被輸入到第二計數(shù)器555之前，信號以第二環(huán)形振蕩器530的頻率在大約extvdd與接地之間切換(轉(zhuǎn)換)。

圖10是圖示了根據(jù)本公開的實施例的用于加電的方法1000的流程圖。

在步驟1010中，第一供電軌的電壓與第二供電軌的電壓相比較。第一供電軌可以是內(nèi)部供電軌(例如，內(nèi)部供電軌114)，并且第二供電軌可以是外部供電軌(例如，外部供電軌112)。第一供電軌的電壓和第二供電軌的電壓可以使用電壓比較器(例如，電壓比較器322、422或522)而被比較。

在步驟1020中，基于該比較來作出如下確定：第一供電軌的電壓是否在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段。例如，當(dāng)?shù)谝还╇娷壍碾妷涸诘诙╇娷壍碾妷旱念A(yù)定量之內(nèi)時，電壓比較器(例如，322、422或522)可以輸出某種邏輯狀態(tài)(例如，邏輯一)，并且當(dāng)電壓比較器(例如，322、422或522)輸出該邏輯狀態(tài)(例如，邏輯一)時，可以作出如下確定：第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)。在這一示例中，當(dāng)電壓比較器輸出該邏輯狀態(tài)(例如，邏輯一)達到預(yù)定時間段時，可以作出如下確定：第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間量，該預(yù)定時間段可以使用計數(shù)器(例如，計數(shù)器335)來測量。

在步驟1030中，在確定第一供電軌的電壓在第二供電軌的電壓的預(yù)定量之內(nèi)達到至少預(yù)定時間段時，發(fā)起耦合在第一和第二供電軌之間的多個開關(guān)的切換。例如，該多個開關(guān)可以包括強開關(guān)(例如，開關(guān)125)。此外，該多個開關(guān)的切換可以通過向電源定序器(例如，電源定序器215)輸出確認(rèn)信號(例如，快進確認(rèn)信號)而被發(fā)起，該確認(rèn)信號使得電源定序器接通該多個開關(guān)。

本領(lǐng)域的技術(shù)人員將明白，關(guān)于本文中的公開內(nèi)容描述的各種說明性邏輯塊、模塊、電路和算法步驟可以被實施為電子硬件、計算機軟件、或兩者的組合。為了清楚地說明硬件和軟件的這種可互換性，已經(jīng)在上文中按照它們的功能一般性地描述了各種說明性組件、塊、模塊、電路和步驟。這樣的功能是被實施為硬件還是軟件取決于特定應(yīng)用和施加在整個系統(tǒng)上的設(shè)計約束。技術(shù)人員可以針對每個特定應(yīng)用以不同的方式來實施所描述的功能，但是這樣的實施決定不應(yīng)當(dāng)被解釋為引起從本公開的范圍的偏離。

關(guān)于本文中的公開內(nèi)容描述的各種說明性邏輯塊、模塊和電路可以利用被設(shè)計為執(zhí)行本文中描述的功能的通用處理器、數(shù)字信號處理器(dsp)、專用集成電路(asic)、現(xiàn)場可編程門陣列(fpga)或其他可編程邏輯器件、離散門或晶體管邏輯、分立硬件組件、或它們的任何組合來實施或執(zhí)行。通用處理器可以是微處理器，但是在替換方式中，處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器也可以被實施為計算設(shè)備的組合，例如，dsp和微處理器的組合、多個微處理器、結(jié)合dsp核心的一個或多個微處理器、或任何其他這樣的配置。

關(guān)于本文中的公開內(nèi)容描述的方法或算法的步驟可以直接具體化在硬件中、由處理器執(zhí)行的軟件模塊中、或兩者的組合中。軟件模塊可以駐留在ram存儲器、閃存、rom存儲器、eprom存儲器、eeprom存儲器、寄存器、硬盤、可移除盤、cd-rom、或本領(lǐng)域已知的任何其他形式的存儲介質(zhì)中。示例性存儲介質(zhì)耦合到處理器，以使得處理器可以從存儲介質(zhì)讀取信息并向其寫入信息。在替換方式中，存儲介質(zhì)可以與處理器形成整體。處理器和存儲介質(zhì)可以駐留在asic中。asic可以駐留在用戶終端中。在替換方式中，處理器和存儲介質(zhì)可以作為分立組件駐留在用戶終端中。

在一個或多個示例性設(shè)計中，所描述的功能可以以硬件、軟件、固件或它們的任何組合來實施。如果以軟件來實施，則功能可以作為計算機可讀介質(zhì)上的一個或多個指令或代碼被存儲或傳輸。計算機可讀介質(zhì)包括計算機存儲介質(zhì)和通信介質(zhì)二者，通信介質(zhì)包括有助于將計算機程序從一個地方傳送到另一地方的任何介質(zhì)。存儲介質(zhì)可以是能夠由通用或?qū)Ｓ糜嬎銠C訪問的任何可用介質(zhì)。通過示例而非限制的方式，這樣的計算機可讀介質(zhì)可以包括ram、rom、eeprom、cd-rom或其他光盤存儲裝置、磁盤存儲裝置或其他磁存儲設(shè)備、或者可以用來以指令或數(shù)據(jù)結(jié)構(gòu)的形式承載或存儲期望的程序代碼部件并且可以由通用或?qū)Ｓ糜嬎銠C或通用或?qū)Ｓ锰幚砥髟L問的任何其他介質(zhì)。此外，在牽涉到所傳輸?shù)男盘柕姆菚簯B(tài)存儲的程度上，任何連接可以被恰當(dāng)?shù)胤Q為計算機可讀介質(zhì)。例如，如果使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線路(dsl)、或無線技術(shù)(諸如紅外、無線電和微波)從網(wǎng)站、服務(wù)器、或其他遠(yuǎn)程源傳輸軟件，則在信號被保持在存儲介質(zhì)或設(shè)備存儲器上的傳輸鏈中達到任何非暫態(tài)的時間長度的程度上，同軸電纜、光纖電纜、雙絞線、dsl、或無線技術(shù)(諸如紅外、無線電和微波)被包括在介質(zhì)的定義中。如本文中所使用的盤和碟包括緊致碟(cd)、激光碟、光碟、數(shù)字通用碟(dvd)、軟盤和藍光碟，其中盤通常磁性地再現(xiàn)數(shù)據(jù)，而碟利用激光光學(xué)地再現(xiàn)數(shù)據(jù)。上述的組合也應(yīng)當(dāng)被包括在計算機可讀介質(zhì)的范圍內(nèi)。

提供了本公開的在前描述以使得本領(lǐng)域的任何技術(shù)人員能夠制作或使用本公開。對本公開的各種修改對本領(lǐng)域的技術(shù)人員將容易是明顯的，并且本文中定義的一般原理可以應(yīng)用于其他變型而不偏離本公開的精神或范圍。因此，本公開不意圖限于本文中描述的示例，而是符合于與本文中公開的原理和新穎特征相一致的最寬范圍。