本發(fā)明涉及電路技術(shù)領(lǐng)域，特別是涉及一種輸出端口電路。

背景技術(shù)：

傳統(tǒng)輸出端口電路的結(jié)構(gòu)如圖1所示，輸入信號(DATA’)接到與非門(V’)和或非門(U’)的一輸入端，與非門(V’)的另一輸入端接使能信號(EN’)，或非門(U’)的另一輸入端接使能反信號(ENB’)，與非門(V’)的輸出端為A’，或非門(U’)的輸出端為B’，P型場效應(yīng)晶體管P1’的柵端接A’，N型場效應(yīng)晶體管N1’的柵端接B’。P型場效應(yīng)晶體管P1’和N型場效應(yīng)晶體管N1’的漏端接到輸出端口(PAD’)，P型場效應(yīng)晶體管P1’的源端接到電源，N型場效應(yīng)晶體管N1’的源端接到地。當(dāng)EN’為0時，A’點(diǎn)電平會拉高到電源，B’點(diǎn)電平會拉到地，P型場效應(yīng)晶體管P1’和N型場效應(yīng)晶體管N1’同時關(guān)斷。

這種傳統(tǒng)的輸出端口電路還存在以下缺陷：參照圖2，當(dāng)A’點(diǎn)電平和B’點(diǎn)電平同時接近電源電壓VCC’的一半時，會出現(xiàn)P型場效應(yīng)晶體管P1’和N型場效應(yīng)晶體管N1’同時導(dǎo)通的問題，此時會出現(xiàn)從電源到地的大電流，導(dǎo)致整個電路的功耗非常大，圖2為A’點(diǎn)和B’點(diǎn)的信號波形示意圖。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述問題，本發(fā)明實(shí)施例的目的在于提供一種輸出端口電路，以解決P型場效應(yīng)晶體管P1’和N型場效應(yīng)晶體管N1’同時導(dǎo)通時導(dǎo)致整個電路的功耗大的問題。

為了解決上述問題，本發(fā)明實(shí)施例公開了一種輸出端口電路，包括信號產(chǎn)生模塊、第一輸出模塊和第二輸出模塊，其中，

所述信號產(chǎn)生模塊分別接收輸入信號、使能信號和使能反信號，并根據(jù)所述使能信號和所述使能反信號生成第一信號和第二信號；其中，所述第一信號的上升沿比所述第二信號的上升沿先結(jié)束，所述第二信號的下降沿比所述第一信號的下降沿先結(jié)束；

所述第一輸出模塊分別與所述信號產(chǎn)生模塊的第一輸出端和輸出端口相連，所述第一輸出模塊接收所述第一信號，當(dāng)所述第一信號處于低電平時，所述第一輸出模塊將所述輸入信號輸出至所述輸出端口；

所述第二輸出模塊分別與所述信號產(chǎn)生模塊的第二輸出端和所述輸出端口相連，所述第二輸出模塊接收所述第二信號，當(dāng)所述第二信號處于高電平時，所述第二輸出模塊將所述輸入信號輸出至所述輸出端口。

可選地，所述信號產(chǎn)生模塊包括：

第一或非門，所述第一或非門的第一輸入端接收所述輸入信號，所述第一或非門的第二輸入端接收所述使能反信號；

第一反相器，所述第一反相器的輸入端與所述第一或非門的輸出端相連；

第一P型場效應(yīng)晶體管，所述第一P型場效應(yīng)晶體管的柵端與所述第一反相器的輸出端相連，所述第一P型場效應(yīng)晶體管的源端與電源相連；

第二P型場效應(yīng)晶體管，所述第二P型場效應(yīng)晶體管的柵端接收所述使能信號，所述第二P型場效應(yīng)晶體管的源端與所述電源相連，所述第二P型場效應(yīng)晶體管的漏端與所述第一P型場效應(yīng)晶體管的漏端相連，所述第二P型場效應(yīng)晶體管的漏端作為所述信號產(chǎn)生模塊的第一輸出端；

第一電阻單元，所述第一電阻單元的一端與所述第一P型場效應(yīng)晶體管的漏端相連；

第一N型場效應(yīng)晶體管，所述第一N型場效應(yīng)晶體管的柵端與所述第一反相器的輸出端相連，所述第一N型場效應(yīng)晶體管的漏端與所述第一電阻單元的另一端相連，所述第一N型場效應(yīng)晶體管的源端接地，所述第一N型場效應(yīng)晶體管的漏端作為所述信號產(chǎn)生模塊的第二輸出端。

可選地，所述第一電阻單元為第一電阻。

可選地，所述信號產(chǎn)生模塊包括：

第一與非門，所述第一與非門的第一輸入端接收所述輸入信號，所述第一與非門的第二輸入端接收所述使能信號；

第二反相器，所述第二反相器的輸入端與所述第一與非門的輸出端相連；

第三P型場效應(yīng)晶體管，所述第三P型場效應(yīng)晶體管的柵端與所述第二反相器的輸出端相連，所述第三P型場效應(yīng)晶體管的源端與電源相連，所述第三P型場效應(yīng)晶體管的漏端作為所述信號產(chǎn)生模塊的第一輸出端；

第二電阻單元，所述第二電阻單元的一端與所述第三P型場效應(yīng)晶體管的漏端相連；

第二N型場效應(yīng)晶體管，所述第二N型場效應(yīng)晶體管的柵端與所述第二反相器的輸出端相連，所述第二N型場效應(yīng)晶體管的漏端與所述第二電阻單元的另一端相連，所述第二N型場效應(yīng)晶體管的源端接地；

第三N型場效應(yīng)晶體管，所述第三N型場效應(yīng)晶體管的柵端接收所述使能反信號，所述第三N型場效應(yīng)晶體管的漏端與所述第二N型場效應(yīng)晶體管的漏端相連，所述第三N型場效應(yīng)晶體管的源端接地，所述第三N型場效應(yīng)晶體管的漏端作為所述信號產(chǎn)生模塊的第二輸出端。

可選地，所述第二電阻單元為第二電阻。

可選地，所述信號產(chǎn)生模塊包括第二或非門、第三或非門、第二與非門和第四或非門，其中，

所述第二或非門的第一輸入端接收所述輸入信號，所述第二或非門的第二輸入端接收所述使能反信號；

所述第三或非門的第一輸入端與所述第二或非門的輸出端相連，所述第三或非門的第二輸入端與所述第四或非門的輸出端相連，所述第三或非門的輸出端作為所述信號產(chǎn)生模塊的第一輸出端；

所述第二與非門的第一輸入端接收所述輸入信號，所述第二與非門的第二輸入端接收所述使能信號；

所述第四或非門的第一輸入端與所述第二與非門的輸出端相連，所述第四或非門的第二輸入端與所述第三或非門的輸出端相連，所述第四或非門的輸出端作為所述信號產(chǎn)生模塊的第二輸出端。

可選地，所述信號產(chǎn)生模塊還包括第一反相器單元和第二反相器單元，其中，

所述第一反相器單元包括2N個串聯(lián)的第二反相器，N為大于或等于1的整數(shù)，所述第一反相器單元的輸入端與所述第三或非門的輸出端相連，所述第一反相器單元的輸出端作為所述信號產(chǎn)生模塊的第一輸出端，所述第一反相器單元的輸出端與所述第四或非門的第二輸入端相連；

所述第二反相器單元包括2N個串聯(lián)的第三反相器，所述第二反相器單元的輸入端與所述第四或非門的輸出端相連，所述第二反相器單元的輸出端作為所述信號產(chǎn)生模塊的第二輸出端，所述第二反相器單元的輸出端與所述第三或非門的第二輸入端相連。

可選地，所述第二反相器和所述第三反相器為相同的反相器。

可選地，所述第一輸出模塊包括：

第四P型場效應(yīng)晶體管，所述第四P型場效應(yīng)晶體管的柵端與所述信號產(chǎn)生模塊的第一輸出端相連，所述第四P型場效應(yīng)晶體管的源端與電源相連，所述第四P型場效應(yīng)晶體管的漏端與所述輸出端口相連。

可選地，所述第二輸出模塊包括：

第四N型場效應(yīng)晶體管，所述第四N型場效應(yīng)晶體管的柵端與所述信號產(chǎn)生模塊的第二輸出端相連，所述第四N型場效應(yīng)晶體管的源端接地，所述第四N型場效應(yīng)晶體管的漏端與所述輸出端口相連。

本發(fā)明實(shí)施例包括以下優(yōu)點(diǎn)：通過信號產(chǎn)生模塊生成第一信號和第二信號，且第一信號的上升沿比第二信號的上升沿先結(jié)束，第二信號的下降沿比第一信號的下降沿先結(jié)束，并使第一輸出模塊接收第一信號，使第二輸出模塊接收第二信號。這樣，第一輸出模塊和第二輸出模塊將不會同時導(dǎo)通，有效減小了輸出端口電路的瞬態(tài)峰值電流和功耗。

附圖說明

圖1是傳統(tǒng)輸出端口電路的結(jié)構(gòu)示意圖；

圖2是傳統(tǒng)輸出端口電路的信號波形示意圖；

圖3是本發(fā)明的一種輸出端口電路實(shí)施例的結(jié)構(gòu)框圖；

圖4是本發(fā)明的一種輸出端口電路具體實(shí)施例的結(jié)構(gòu)示意圖；

圖5是本發(fā)明的另一種輸出端口電路具體實(shí)施例的結(jié)構(gòu)示意圖；

圖6是本發(fā)明的再一種輸出端口電路具體實(shí)施例的結(jié)構(gòu)示意圖；

圖7是本發(fā)明的一種輸出端口電路具體實(shí)施例的信號波形示意圖；

圖8是本發(fā)明的再一種輸出端口電路具體實(shí)施例的信號波形示意圖。

具體實(shí)施方式

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。

參照圖3，示出了本發(fā)明的一種輸出端口電路10實(shí)施例的結(jié)構(gòu)框圖，具體可以包括如下模塊：信號產(chǎn)生模塊1、第一輸出模塊2和第二輸出模塊3。其中，信號產(chǎn)生模塊1分別接收輸入信號DATA、使能信號EN和使能反信號ENB，并根據(jù)使能信號EN和使能反信號ENB生成第一信號和第二信號；其中，第一信號的上升沿比第二信號的上升沿先結(jié)束，第二信號的下降沿比第一信號的下降沿先結(jié)束；第一輸出模塊2分別與信號產(chǎn)生模塊1的第一輸出端和輸出端口20相連，第一輸出模塊2接收第一信號，當(dāng)?shù)谝恍盘柼幱诘碗娖綍r，第一輸出模塊2導(dǎo)通，第一輸出模塊2將輸入信號DATA輸出至輸出端口20；第二輸出模塊3分別與信號產(chǎn)生模塊1的第二輸出端和輸出端口20相連，第二輸出模塊3接收第二信號，當(dāng)?shù)诙盘柼幱诟唠娖綍r，第二輸出模塊3導(dǎo)通，第二輸出模塊3將輸入信號DATA輸出至輸出端口20。

由于第一信號的上升沿比第二信號的上升沿先結(jié)束，第二信號的下降沿比第一信號的下降沿先結(jié)束，則當(dāng)?shù)谝惠敵瞿K2關(guān)斷后，第二輸出模塊3才會導(dǎo)通，且當(dāng)?shù)诙敵瞿K3關(guān)斷后，第一輸出模塊2才會導(dǎo)通。這樣，第一輸出模塊2和第二輸出模塊3不會同時導(dǎo)通，有效減小了輸出端口電路10的瞬態(tài)峰值電流和功耗。

其中，使能信號EN和使能反信號ENB的擺幅可以等于電源的電壓。

可選地，在本發(fā)明的一個具體實(shí)施例中，參照圖4，信號產(chǎn)生模塊1可以包括：第一或非門U1，第一或非門U1的第一輸入端接收輸入信號DATA，第一或非門U1的第二輸入端接收使能反信號ENB；第一反相器F1，第一反相器F1的輸入端與第一或非門U1的輸出端相連；第一P型場效應(yīng)晶體管P1，第一P型場效應(yīng)晶體管P1的柵端與第一反相器F1的輸出端相連，第一P型場效應(yīng)晶體管P1的源端與電源相連，電源輸出電壓VCC；第二P型場效應(yīng)晶體管P2，第二P型場效應(yīng)晶體管P2的柵端接收使能信號EN，第二P型場效應(yīng)晶體管P2的源端與電源相連，第二P型場效應(yīng)晶體管P2的漏端與第一P型場效應(yīng)晶體管P1的漏端相連，第二P型場效應(yīng)晶體管P2的漏端作為信號產(chǎn)生模塊1的第一輸出端，輸出第一信號A；第一電阻單元11，第一電阻單元11的一端與第一P型場效應(yīng)晶體管P1的漏端相連，第一電阻單元11的一端與第一P型場效應(yīng)晶體管P1的漏端之間具有第一節(jié)點(diǎn)J1；第一N型場效應(yīng)晶體管N1，第一N型場效應(yīng)晶體管N1的柵端與第一反相器F1的輸出端相連，第一N型場效應(yīng)晶體管N1的漏端與第一電阻單元11的另一端相連，第一N型場效應(yīng)晶體管N1的源端接地GND，第一N型場效應(yīng)晶體管N1的漏端作為信號產(chǎn)生模塊1的第二輸出端，輸出第二信號B，第一N型場效應(yīng)晶體管N1的漏端與第一電阻單元11的另一端之間具有第二節(jié)點(diǎn)J2?？蛇x地，第一電阻單元11可以為第一電阻R1。

可選地，在本發(fā)明的另一個具體實(shí)施例中，參照圖5，信號產(chǎn)生模塊1可以包括：第一與非門V1，第一與非門V1的第一輸入端接收輸入信號DATA，第一與非門V1的第二輸入端接收使能信號EN；第二反相器F2，第二反相器F2的輸入端與第一與非門V1的輸出端相連；第三P型場效應(yīng)晶體管P3，第三P型場效應(yīng)晶體管P3的柵端與第二反相器F2的輸出端相連，第三P型場效應(yīng)晶體管P3的源端與電源相連，電源可以輸出電壓VCC，第三P型場效應(yīng)晶體管P3的漏端作為信號產(chǎn)生模塊1的第一輸出端，輸出第一信號C；第二電阻單元12，第二電阻單元12的一端與第三P型場效應(yīng)晶體管P3的漏端相連，第二電阻單元12的一端與第三P型場效應(yīng)晶體管P3的漏端之間具有第三節(jié)點(diǎn)J3；第二N型場效應(yīng)晶體管N2，第二N型場效應(yīng)晶體管N2的柵端與第二反相器F2的輸出端相連，第二N型場效應(yīng)晶體管N2的漏端與第二電阻單元12的另一端相連，第二N型場效應(yīng)晶體管N2的源端接地GND，第二N型場效應(yīng)晶體管N2的漏端與第二電阻單元12的另一端之間具有第四節(jié)點(diǎn)J4；第三N型場效應(yīng)晶體管N3，第三N型場效應(yīng)晶體管N3的柵端接收使能反信號ENB，第三N型場效應(yīng)晶體管N3的漏端與第二N型場效應(yīng)晶體管N2的漏端相連，第三N型場效應(yīng)晶體管N3的源端接地GND，第三N型場效應(yīng)晶體管N3的漏端作為信號產(chǎn)生模塊1的第二輸出端，輸出第二信號D。可選地，第二電阻單元12可以為第二電阻R2。

可選地，在本發(fā)明的再一個具體實(shí)施例中，參照圖6，信號產(chǎn)生模塊1可以包括第二或非門U2、第三或非門U3、第一反相器單元13、第二與非門V2、第四或非門U4和第二反相器單元14，其中，第二或非門U2的第一輸入端接收輸入信號DATA，第二或非門U2的第二輸入端接收使能反信號ENB；第三或非門U3的第一輸入端與第二或非門U2的輸出端相連，第三或非門U3的第二輸入端與第二反相器單元14的輸出端相連；第一反相器單元13包括2N個串聯(lián)的第二反相器F2，N為大于或等于0的整數(shù)，第一反相器單元13的輸入端與第三或非門U3的輸出端相連，第一反相器單元13的輸出端作為信號產(chǎn)生模塊1的第一輸出端，輸出第一信號E；第二與非門V2的第一輸入端接收輸入信號DATA，第二與非門V2的第二輸入端接收使能信號EN；第四或非門U4的第一輸入端與第二與非門V2的輸出端相連，第四或非門U4的第二輸入端與第一反相器單元13的輸出端相連；第二反相器單元14包括2N個串聯(lián)的第三反相器F3，第二反相器單元14的輸入端與第四或非門U4的輸出端相連，第二反相器單元14的輸出端作為信號產(chǎn)生模塊1的第二輸出端，輸出第二信號F。第二反相器F2和第三反相器F3可以為相同的反相器或不同的反相器。圖2中，第一反相器單元13包括2個串聯(lián)的第二反相器F2，第二反相器單元14包括2個串聯(lián)的第三反相器F3。

可選地，參照圖4至圖6，第一輸出模塊2可以包括：第四P型場效應(yīng)晶體管P4，第四P型場效應(yīng)晶體管P4的柵端與信號產(chǎn)生模塊1的第一輸出端相連，第四P型場效應(yīng)晶體管P4的源端與電源相連，第四P型場效應(yīng)晶體管P4的漏端與輸出端口20相連。

可選地，參照圖4至圖6，第二輸出模塊3可以包括：第四N型場效應(yīng)晶體管N4，第四N型場效應(yīng)晶體管N4的柵端與信號產(chǎn)生模塊1的第二輸出端相連，第四N型場效應(yīng)晶體管N4的源端接地GND，第四N型場效應(yīng)晶體管N4的漏端與輸出端口20相連。

對于圖4所示的輸出端口電路10，第二P型場效應(yīng)晶體管P2作為開關(guān)管。當(dāng)使能反信號ENB為電源電壓VCC，使能信號EN為0時，第一節(jié)點(diǎn)J1的電平被拉到電源電壓VCC，第二節(jié)點(diǎn)J2的電平被拉到地，第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時關(guān)斷。

當(dāng)使能反信號ENB為0，使能信號EN為電源電壓VCC時，第一節(jié)點(diǎn)J1處第一信號A的波形和第二節(jié)點(diǎn)J2處第二信號B的波形如圖7所示，由于第一節(jié)點(diǎn)J1處和第二節(jié)點(diǎn)J2處存在寄生電容，寄生電容和第一電阻R1形成RC延遲，所以第一節(jié)點(diǎn)J1處第一信號A的下降沿會比第二節(jié)點(diǎn)J2處第二信號B的下降沿慢，第四N型場效應(yīng)晶體管N4先關(guān)斷，然后第四P型場效應(yīng)晶體管P4才會導(dǎo)通。同理，第一節(jié)點(diǎn)J1處第一信號A的上升沿會比第二節(jié)點(diǎn)J2處第二信號B的上升沿快，所以第四P型場效應(yīng)晶體管P4先關(guān)斷，然后第四N型場效應(yīng)晶體管N4才會導(dǎo)通。所以不會出現(xiàn)第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時導(dǎo)通的情況，輸出端口電路10的瞬態(tài)峰值電流會極大降低，功耗有效減小。

對于圖5所示的輸出端口電路10，第三N型場效應(yīng)晶體管N3作為開關(guān)管。當(dāng)使能反信號ENB為電源電壓VCC，使能信號EN為0時，第三節(jié)點(diǎn)J3的電平被拉到電源電壓VCC，第四節(jié)點(diǎn)J4的電平被拉到地，第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時關(guān)斷。

當(dāng)使能反信號ENB為0，使能信號EN為電源電壓VCC時，第三節(jié)點(diǎn)J3處第一信號C的波形和第四節(jié)點(diǎn)J4處第二信號D的波形如圖7所示，由于第三節(jié)點(diǎn)J3處和第四節(jié)點(diǎn)J4處存在寄生電容，寄生電容和第二電阻R2形成RC延遲，所以第三節(jié)點(diǎn)J3處第一信號C的下降沿會比第四節(jié)點(diǎn)J4處第二信號D的下降沿慢，第四N型場效應(yīng)晶體管N4先關(guān)斷，然后第四P型場效應(yīng)晶體管P4才會導(dǎo)通。同理第三節(jié)點(diǎn)J3處第一信號C的上升沿會比第四節(jié)點(diǎn)J4處第二信號D的上升沿快，所以第四P型場效應(yīng)晶體管P4先關(guān)斷，然后第四N型場效應(yīng)晶體管N4才會導(dǎo)通。所以不會出現(xiàn)第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時導(dǎo)通的情況，輸出端口電路10的瞬態(tài)峰值電流會極大降低，功耗有效減小。

對于圖6所示的輸出端口電路10，第一反相器單元13的輸出端與第四P型場效應(yīng)晶體管P4的柵端之間具有第五節(jié)點(diǎn)J5，第二反相器單元14的輸出端與第四N型場效應(yīng)晶體管N4的柵端之間具有第六節(jié)點(diǎn)J6。當(dāng)使能反信號ENB為電源電壓VCC，使能信號EN為0時，第五節(jié)點(diǎn)J5的電平被拉到電源電壓VCC，第六節(jié)點(diǎn)J6的電平被拉到地，第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時關(guān)斷。

當(dāng)使能反信號ENB為0，使能信號EN為電源電壓VCC時，第五節(jié)點(diǎn)J5處第一信號E的波形和第六節(jié)點(diǎn)J6處第二信號F的波形如圖8所示，圖8中PAD/O為輸出端口20處的信號波形。其中，第五節(jié)點(diǎn)J5處第一信號E的下降沿會比第六節(jié)點(diǎn)J6處第二信號F的下降沿后到，第四N型場效應(yīng)晶體管N4先關(guān)斷，然后第四P型場效應(yīng)晶體管P4才會導(dǎo)通。同理，第五節(jié)點(diǎn)J5處第一信號E的上升沿會比第六節(jié)點(diǎn)J6處第二信號F的上升沿先到，所以第四P型場效應(yīng)晶體管P4先關(guān)斷，然后第四N型場效應(yīng)晶體管N4才會導(dǎo)通。所以不會出現(xiàn)第四P型場效應(yīng)晶體管P4和第四N型場效應(yīng)晶體管N4同時導(dǎo)通的情況，輸出端口電路10的瞬態(tài)峰值電流會極大降低，功耗有效減小。

本發(fā)明實(shí)施例包括以下優(yōu)點(diǎn)：通過信號產(chǎn)生模塊生成第一信號和第二信號，且第一信號的上升沿比第二信號的上升沿先結(jié)束，第二信號的下降沿比第一信號的下降沿先結(jié)束，并使第一輸出模塊接收第一信號，使第二輸出模塊接收第二信號。這樣，第一輸出模塊和第二輸出模塊將不會同時導(dǎo)通，有效減小了輸出端口電路的瞬態(tài)峰值電流和功耗。

本說明書中的各個實(shí)施例均采用遞進(jìn)的方式描述，每個實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個實(shí)施例之間相同相似的部分互相參見即可。

盡管已描述了本發(fā)明實(shí)施例的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明實(shí)施例范圍的所有變更和修改。

最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實(shí)體或者操作與另一個實(shí)體或操作區(qū)分開來，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者終端設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的相同要素。

以上對本發(fā)明所提供的一種輸出端口電路，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。