本發(fā)明涉及一種抗單粒子翻轉(zhuǎn)的鎖存器，屬于集成電路技術(shù)領(lǐng)域。

背景技術(shù)：

近20年來，隨著微電子技術(shù)的高速發(fā)展，高集成度、低功耗的芯片應(yīng)用于許多領(lǐng)域，例如核控制、導(dǎo)彈系統(tǒng)、航空航天及交通控制等。我國作為太空強(qiáng)國，對(duì)于微電子在航空航天環(huán)境中的應(yīng)用提出了更高的要求。然而在各種空間應(yīng)用領(lǐng)域中，受到惡劣的輻射環(huán)境影響，微處理器出錯(cuò)的概率顯著增加。微處理器出現(xiàn)的小錯(cuò)誤，有可能導(dǎo)致巨大的損失。因此，越來越多的人開始關(guān)注如何加強(qiáng)微處理器在強(qiáng)輻射環(huán)境下的容錯(cuò)性及可靠性。

輻射是造成微處理器失效的主要原因。它造成的錯(cuò)誤可能是永久的，由微處理器中不可恢復(fù)的物理變化引起，也可能是暫時(shí)的，因?yàn)殡娐繁旧聿⑽丛獾狡茐?。其中大多?shù)的錯(cuò)誤都是暫時(shí)的。單粒子翻轉(zhuǎn)(SEU)是一種常見的暫時(shí)性錯(cuò)誤，指存儲(chǔ)單元中某個(gè)節(jié)點(diǎn)受到干擾而翻轉(zhuǎn)，即數(shù)據(jù)由0變?yōu)?，或者由1變?yōu)?。SEU不破壞任何元件，但是會(huì)造成輸出出錯(cuò)或者指令被錯(cuò)誤的執(zhí)行，甚至引起系統(tǒng)崩潰。因此，如何提高存儲(chǔ)單元容SEU錯(cuò)誤的能力成為當(dāng)前高可靠性微處理器設(shè)計(jì)的主要研究對(duì)象。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，克服現(xiàn)有技術(shù)的缺陷，解決上述技術(shù)問題，提出一種抗單粒子翻轉(zhuǎn)的鎖存器。與之前的抗SEU加固存儲(chǔ)單元相比，本發(fā)明是一個(gè)全新的設(shè)計(jì)，是新型的抗SEU加固存儲(chǔ)單元，通過增加晶體管和冗余節(jié)點(diǎn)的數(shù)量，達(dá)到加固的功能，且加固性能更強(qiáng)。

本發(fā)明采用如下技術(shù)方案：一種抗單粒子翻轉(zhuǎn)的鎖存器，其特征在于，包括第一輸出支路、第二輸入支路、第三輸入支路、第四輸出支路；

所述第一輸出支路上設(shè)置有節(jié)點(diǎn)A；

所述第二輸入支路包括傳輸門(1)、傳輸門(2)、第二冗余支路(1)、第二冗余支路(2)、第二判決支路、反相器(1)，所述第二冗余支路(1)上設(shè)置有節(jié)點(diǎn)B1，所述第二冗余支路(2)上設(shè)置有節(jié)點(diǎn)B2，所述第二判決支路上設(shè)置有節(jié)點(diǎn)B’，所述反相器(1)上設(shè)置有節(jié)點(diǎn)B；

所述第三輸入支路包括傳輸門(3)、傳輸門(4)、第三冗余支路(1)、第三冗余支路(2)、第三判決支路、反相器(2)，所述第三冗余支路(1)上設(shè)置有節(jié)點(diǎn)C1，所述第三冗余支路(2)上設(shè)置有節(jié)點(diǎn)C2，所述第三判決支路上設(shè)置有節(jié)點(diǎn)C’，所述反相器(2)上設(shè)置有節(jié)點(diǎn)C；

所述第四輸出支路上設(shè)置有節(jié)點(diǎn)D。

作為一種較佳的實(shí)施例，第一輸出支路包括PMOS管P1、NMOS管N1、第一輸出支路電源，PMOS管P1的源極接第一輸出支路電源，PMOS管P1的柵極接節(jié)點(diǎn)D，PMOS管P1的漏極依次接節(jié)點(diǎn)A、NMOS管N1的漏極，NMOS管N1的柵極接節(jié)點(diǎn)B，NMOS管N1的源極接地。

作為一種較佳的實(shí)施例，傳輸門(1)包括PMOS管P01、NMOS管N01，PMOS管P01的源極與NMOS管N01的源極相連接輸入X，PMOS管P01的漏極與NMOS管N01的漏極相連接節(jié)點(diǎn)B1，PMOS管P01的柵極接CLK’，NMOS管N01的柵極接CLK；傳輸門(2)包括PMOS管P02、NMOS管N02，PMOS管P02的源極與NMOS管N02的源極相連接輸入X，PMOS管P02的漏極與NMOS管N02的漏極相連接節(jié)點(diǎn)B2，PMOS管P02的柵極接CLK’，NMOS管N02的柵極接CLK。

作為一種較佳的實(shí)施例，第二冗余支路(1)包括PMOS管P21、NMOS管N21、第二冗余支路(1)電源，PMOS管P21的源極接第二冗余支路(1)電源，PMOS管P21的柵極接節(jié)點(diǎn)A，PMOS管P21的漏極依次接節(jié)點(diǎn)B1、NMOS管N21的漏極，NMOS管N21的柵極接節(jié)點(diǎn)C1，NMOS管N21的源極接地；第二冗余支路(2)包括PMOS管P22、NMOS管N22、第二冗余支路(2)電源，PMOS管P22的源極接第二冗余支路(2)電源，PMOS管P22的柵極接節(jié)點(diǎn)A，PMOS管P22的漏極依次接節(jié)點(diǎn)B2、NMOS管N22的漏極，NMOS管N22的柵極接節(jié)點(diǎn)C2，NMOS管N22的源極接地。

作為一種較佳的實(shí)施例，第二判決支路包括PMOS管P51、PMOS管P52、NMOS管N51、NMOS管N52、第二判決支路電源，PMOS管P51的源極接第二判決支路電源，PMOS管P51的柵極接節(jié)點(diǎn)B1，PMOS管P51的漏極接PMOS管P52的源極，PMOS管P52的柵極接節(jié)點(diǎn)B2，PMOS管P52的漏極依次接節(jié)點(diǎn)B’、NMOS管N51的漏極，NMOS管N51的柵極接節(jié)點(diǎn)B1，NMOS管N51的源極接NMOS管N52的漏極，NMOS管N52的柵極接節(jié)點(diǎn)B2，NMOS管N52的源極接地。

作為一種較佳的實(shí)施例，反相器(1)包括PMOS管P7、NMOS管N7、反相器(1)電源，PMOS管P7的源極接反相器(1)電源，PMOS管P7的柵極與NMOS管N7的柵極相連接節(jié)點(diǎn)B’，PMOS管P7的漏極與NMOS管N7的漏極相連接節(jié)點(diǎn)B，NMOS管N7的源極接地；反相器(2)包括PMOS管P8、NMOS管N8、反相器(2)電源，PMOS管P8的源極接反相器(2)電源，PMOS管P8的柵極與NMOS管N8的柵極相連接節(jié)點(diǎn)C’，PMOS管P8的漏極與NMOS管N8的漏極相連接節(jié)點(diǎn)C，NMOS管N8的源極接地。

作為一種較佳的實(shí)施例，傳輸門(3)包括PMOS管P03、NMOS管N03，PMOS管P03的源極與NMOS管N03的源極相連接輸入X’，PMOS管P03的漏極與NMOS管N03的漏極相連接節(jié)點(diǎn)C1，PMOS管P03的柵極接CLK’，NMOS管N03的柵極接CLK；傳輸門(4)包括PMOS管P04、NMOS管N04，PMOS管P04的源極與NMOS管N04的源極相連接輸入X’，PMOS管P04的漏極與NMOS管N04的漏極相連接節(jié)點(diǎn)C2，PMOS管P04的柵極接CLK’，NMOS管N04的柵極接CLK。

作為一種較佳的實(shí)施例，第三冗余支路(1)包括PMOS管P31、NMOS管N31、第三冗余支路(1)電源，PMOS管P31的源極接第三冗余支路(1)電源，PMOS管P31的柵極接節(jié)點(diǎn)D，PMOS管P31的漏極依次接節(jié)點(diǎn)C1、NMOS管N31的漏極，NMOS管N31的柵極接節(jié)點(diǎn)B1，NMOS管N31的源極接地；第三冗余支路(2)包括PMOS管P32、NMOS管N32、第三冗余支路(2)電源，PMOS管P32的源極接第三冗余支路(2)電源，PMOS管P32的柵極接節(jié)點(diǎn)D，PMOS管P32的漏極依次接節(jié)點(diǎn)C2、NMOS管N32的漏極，NMOS管N32的柵極接節(jié)點(diǎn)B2，NMOS管N32的源極接地。

作為一種較佳的實(shí)施例，第三判決支路包括PMOS管P61、PMOS管P62、NMOS管N61、NMOS管N62、第三判決支路電源，PMOS管P61的源極接第三判決支路電源，PMOS管P61的柵極接節(jié)點(diǎn)C1，PMOS管P61的漏極接PMOS管P62的源極，PMOS管P62的柵極接節(jié)點(diǎn)C2，PMOS管P62的漏極依次接節(jié)點(diǎn)C’、NMOS管N61的漏極，NMOS管N61的柵極接節(jié)點(diǎn)C1，NMOS管N61的源極接NMOS管N62的漏極，NMOS管N62的柵極接節(jié)點(diǎn)C2，NMOS管N62的源極接地。

作為一種較佳的實(shí)施例，第四輸出支路包括PMOS管P4、NMOS管N4、第四輸出支路電源，PMOS管P4的源極接第四輸出支路電源，PMOS管P4的柵極接節(jié)點(diǎn)A，PMOS管P4的漏極依次接節(jié)點(diǎn)D、NMOS管N4的漏極，NMOS管N4的柵極接節(jié)點(diǎn)C，NMOS管N4的源極接地。

本發(fā)明所達(dá)到的有益效果：本發(fā)明通過輸入X和輸入X’分別經(jīng)過第二/三輸入支路中的第二/三冗余支路、第二/三判決支路實(shí)現(xiàn)抗SEU加固的效果，再經(jīng)過反相器(1)和反相器(2)實(shí)現(xiàn)反相，最終通過第一/四輸出支路輸出節(jié)點(diǎn)A(＝X’)和輸出節(jié)點(diǎn)D(＝X)，實(shí)現(xiàn)抗SEU加固的功能，且加固性能更強(qiáng)。

附圖說明

圖1是本發(fā)明的第一輸出支路的電路連接示意圖。

圖2是本發(fā)明的第二輸入支路的電路連接示意圖。

圖3是本發(fā)明的第三輸入支路的電路連接示意圖。

圖4是本發(fā)明的第四輸出支路的電路連接示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說明本發(fā)明的技術(shù)方案，而不能以此來限制本發(fā)明的保護(hù)范圍。

本發(fā)明提出一種抗單粒子翻轉(zhuǎn)的鎖存器，包括第一輸出支路、第二輸入支路、第三輸入支路、第四輸出支路；

第一輸出支路上設(shè)置有節(jié)點(diǎn)A；

第二輸入支路包括傳輸門(1)、傳輸門(2)、第二冗余支路(1)、第二冗余支路(2)、第二判決支路、反相器(1)，第二冗余支路(1)上設(shè)置有節(jié)點(diǎn)B1，第二冗余支路(2)上設(shè)置有節(jié)點(diǎn)B2，第二判決支路上設(shè)置有節(jié)點(diǎn)B’，反相器(1)上設(shè)置有節(jié)點(diǎn)B；

第三輸入支路包括傳輸門(3)、傳輸門(4)、第三冗余支路(1)、第三冗余支路(2)、第三判決支路、反相器(2)，第三冗余支路(1)上設(shè)置有節(jié)點(diǎn)C1，第三冗余支路(2)上設(shè)置有節(jié)點(diǎn)C2，第三判決支路上設(shè)置有節(jié)點(diǎn)C’，反相器(2)上設(shè)置有節(jié)點(diǎn)C；

第四輸出支路上設(shè)置有節(jié)點(diǎn)D。

圖1是本發(fā)明的第一輸出支路的電路連接示意圖。第一輸出支路包括PMOS管P1、NMOS管N1、第一輸出支路電源，PMOS管P1的源極接第一輸出支路電源，PMOS管P1的柵極接節(jié)點(diǎn)D，PMOS管P1的漏極依次接節(jié)點(diǎn)A、NMOS管N1的漏極，NMOS管N1的柵極接節(jié)點(diǎn)B，NMOS管N1的源極接地。

圖2是本發(fā)明的第二輸入支路的電路連接示意圖。傳輸門(1)包括PMOS管P01、NMOS管N01，PMOS管P01的源極與NMOS管N01的源極相連接輸入X，PMOS管P01的漏極與NMOS管N01的漏極相連接節(jié)點(diǎn)B1，PMOS管P01的柵極接CLK’，NMOS管N01的柵極接CLK；傳輸門(2)包括PMOS管P02、NMOS管N02，PMOS管P02的源極與NMOS管N02的源極相連接輸入X，PMOS管P02的漏極與NMOS管N02的漏極相連接節(jié)點(diǎn)B2，PMOS管P02的柵極接CLK’，NMOS管N02的柵極接CLK。

第二冗余支路(1)包括PMOS管P21、NMOS管N21、第二冗余支路(1)電源，PMOS管P21的源極接第二冗余支路(1)電源，PMOS管P21的柵極接節(jié)點(diǎn)A，PMOS管P21的漏極依次接節(jié)點(diǎn)B1、NMOS管N21的漏極，NMOS管N21的柵極接節(jié)點(diǎn)C1，NMOS管N21的源極接地；第二冗余支路(2)包括PMOS管P22、NMOS管N22、第二冗余支路(2)電源，PMOS管P22的源極接第二冗余支路(2)電源，PMOS管P22的柵極接節(jié)點(diǎn)A，PMOS管P22的漏極依次接節(jié)點(diǎn)B2、NMOS管N22的漏極，NMOS管N22的柵極接節(jié)點(diǎn)C2，NMOS管N22的源極接地。

第二判決支路包括PMOS管P51、PMOS管P52、NMOS管N51、NMOS管N52、第二判決支路電源，PMOS管P51的源極接第二判決支路電源，PMOS管P51的柵極接節(jié)點(diǎn)B1，PMOS管P51的漏極接PMOS管P52的源極，PMOS管P52的柵極接節(jié)點(diǎn)B2，PMOS管P52的漏極依次接節(jié)點(diǎn)B’、NMOS管N51的漏極，NMOS管N51的柵極接節(jié)點(diǎn)B1，NMOS管N51的源極接NMOS管N52的漏極，NMOS管N52的柵極接節(jié)點(diǎn)B2，NMOS管N52的源極接地。

反相器(1)包括PMOS管P7、NMOS管N7、反相器(1)電源，PMOS管P7的源極接反相器(1)電源，PMOS管P7的柵極與NMOS管N7的柵極相連接節(jié)點(diǎn)B’，PMOS管P7的漏極與NMOS管N7的漏極相連接節(jié)點(diǎn)B，NMOS管N7的源極接地。

圖3是本發(fā)明的第三輸入支路的電路連接示意圖。

傳輸門(3)包括PMOS管P03、NMOS管N03，PMOS管P03的源極與NMOS管N03的源極相連接輸入X’，PMOS管P03的漏極與NMOS管N03的漏極相連接節(jié)點(diǎn)C1，PMOS管P03的柵極接CLK’，NMOS管N03的柵極接CLK；傳輸門(4)包括PMOS管P04、NMOS管N04，PMOS管P04的源極與NMOS管N04的源極相連接輸入X’，PMOS管P04的漏極與NMOS管N04的漏極相連接節(jié)點(diǎn)C2，PMOS管P04的柵極接CLK’，NMOS管N04的柵極接CLK。

第三冗余支路(1)包括PMOS管P31、NMOS管N31、第三冗余支路(1)電源，PMOS管P31的源極接第三冗余支路(1)電源，PMOS管P31的柵極接節(jié)點(diǎn)D，PMOS管P31的漏極依次接節(jié)點(diǎn)C1、NMOS管N31的漏極，NMOS管N31的柵極接節(jié)點(diǎn)B1，NMOS管N31的源極接地；第三冗余支路(2)包括PMOS管P32、NMOS管N32、第三冗余支路(2)電源，PMOS管P32的源極接第三冗余支路(2)電源，PMOS管P32的柵極接節(jié)點(diǎn)D，PMOS管P32的漏極依次接節(jié)點(diǎn)C2、NMOS管N32的漏極，NMOS管N32的柵極接節(jié)點(diǎn)B2，NMOS管N32的源極接地。

第三判決支路包括PMOS管P61、PMOS管P62、NMOS管N61、NMOS管N62、第三判決支路電源，PMOS管P61的源極接第三判決支路電源，PMOS管P61的柵極接節(jié)點(diǎn)C1，PMOS管P61的漏極接PMOS管P62的源極，PMOS管P62的柵極接節(jié)點(diǎn)C2，PMOS管P62的漏極依次接節(jié)點(diǎn)C’、NMOS管N61的漏極，NMOS管N61的柵極接節(jié)點(diǎn)C1，NMOS管N61的源極接NMOS管N62的漏極，NMOS管N62的柵極接節(jié)點(diǎn)C2，NMOS管N62的源極接地。

反相器(2)包括PMOS管P8、NMOS管N8、反相器(2)電源，PMOS管P8的源極接反相器(2)電源，PMOS管P8的柵極與NMOS管N8的柵極相連接節(jié)點(diǎn)C’，PMOS管P8的漏極與NMOS管N8的漏極相連接節(jié)點(diǎn)C，NMOS管N8的源極接地。

圖4是本發(fā)明的第四輸出支路的電路連接示意圖。第四輸出支路包括PMOS管P4、NMOS管N4、第四輸出支路電源，PMOS管P4的源極接第四輸出支路電源，PMOS管P4的柵極接節(jié)點(diǎn)A，PMOS管P4的漏極依次接節(jié)點(diǎn)D、NMOS管N4的漏極，NMOS管N4的柵極接節(jié)點(diǎn)C，NMOS管N4的源極接地。

本發(fā)明的工作原理：因本發(fā)明的鎖存器為對(duì)稱結(jié)構(gòu)且包含A、B1、B2、C1、C2和D共六個(gè)存儲(chǔ)節(jié)點(diǎn)，以下僅假設(shè)輸入X的狀態(tài)為1，則在維持態(tài)時(shí)B1/B2的狀態(tài)為1，C1/C2的狀態(tài)為0，且A和D分別為0和1時(shí)，對(duì)各種情況分別進(jìn)行描述：

其一，節(jié)點(diǎn)B1受到打擊，產(chǎn)生1->0的SET脈沖：因?yàn)榈诙哂嘀?1)的節(jié)點(diǎn)B1由1->0，第三冗余支路(1)的NMOS管N31截止，節(jié)點(diǎn)C1浮空，不發(fā)生變化，并且第二判決支路的PMOS管P51導(dǎo)通，NMOS管N51截止，但是由于節(jié)點(diǎn)B2為狀態(tài)1，PMOS管P52截止，NMOS管N52導(dǎo)通，因此節(jié)點(diǎn)B’浮空，不發(fā)生變化，節(jié)點(diǎn)B’經(jīng)過反相器(1)得到的節(jié)點(diǎn)B也不發(fā)生變化，因此第一輸出支路的輸出節(jié)點(diǎn)A不發(fā)生變化。

其二，節(jié)點(diǎn)B2受到打擊，產(chǎn)生1->0的SET脈沖：因?yàn)榈诙哂嘀?2)的節(jié)點(diǎn)B2由1->0，第三冗余支路(2)的NMOS管N32截止，節(jié)點(diǎn)C2浮空，不發(fā)生變化，并且第二判決支路的PMOS管P52導(dǎo)通，NMOS管N52截止，但是由于節(jié)點(diǎn)B1為狀態(tài)1，PMOS管P51截止，NMOS管N51導(dǎo)通，因此節(jié)點(diǎn)B’浮空，不發(fā)生變化，節(jié)點(diǎn)B’經(jīng)過反相器得到的節(jié)點(diǎn)B也不發(fā)生變化，因此第一輸出支路的輸出節(jié)點(diǎn)A不發(fā)生變化。

其三，節(jié)點(diǎn)C1受到打擊，產(chǎn)生0->1的SET脈沖：因?yàn)榈谌哂嘀?1)的節(jié)點(diǎn)C1由0->1，第二冗余支路(1)的NMOS管N21導(dǎo)通，節(jié)點(diǎn)B1翻轉(zhuǎn)為0，第二判決支路的PMOS管P51導(dǎo)通，NMOS管N51截止，但是由于節(jié)點(diǎn)B2為狀態(tài)1，PMOS管P52截止，NMOS管N52導(dǎo)通，因此節(jié)點(diǎn)B’浮空，不發(fā)生變化，節(jié)點(diǎn)B’經(jīng)過反相器得到的節(jié)點(diǎn)B也不發(fā)生變化；第三判決支路的PMOS管P61截止，NMOS管N61導(dǎo)通，但是由于節(jié)點(diǎn)C2為狀態(tài)0，PMOS管P62導(dǎo)通，NMOS管N62截止，因此節(jié)點(diǎn)C’浮空，不發(fā)生變化，節(jié)點(diǎn)C’經(jīng)過反相器得到的節(jié)點(diǎn)C也不發(fā)生變化，因此第一/四輸出支路的輸出節(jié)點(diǎn)A/D不發(fā)生變化。

其四，節(jié)點(diǎn)C2受到打擊，產(chǎn)生0->1的SET脈沖：因?yàn)榈谌哂嘀?2)的節(jié)點(diǎn)C2由0->1，第二冗余支路(2)的NMOS管N22導(dǎo)通，節(jié)點(diǎn)B2翻轉(zhuǎn)為0，第二判決支路的PMOS管P52導(dǎo)通，NMOS管N52截止，但是由于節(jié)點(diǎn)B1為狀態(tài)1，PMOS管P51截止，NMOS管N51導(dǎo)通，因此節(jié)點(diǎn)B’浮空，不發(fā)生變化，節(jié)點(diǎn)B’經(jīng)過反相器(1)得到的節(jié)點(diǎn)B也不發(fā)生變化；第三判決支路的PMOS管P62截止，NMOS管N62導(dǎo)通，但是由于節(jié)點(diǎn)C1為狀態(tài)0，PMOS管P61導(dǎo)通，NMOS管N61截止，因此節(jié)點(diǎn)C’浮空，不發(fā)生變化，節(jié)點(diǎn)C’經(jīng)過反相器得到的節(jié)點(diǎn)C也不發(fā)生變化，因此第一/四輸出支路的輸出節(jié)點(diǎn)A/D不發(fā)生變化。

其五，節(jié)點(diǎn)A受到打擊，產(chǎn)生0->1的SET脈沖：因?yàn)榈谝惠敵鲋返妮敵龉?jié)點(diǎn)A由0->1，第二冗余支路(1)/(2)的PMOS管P21/PMOS管P22截止，節(jié)點(diǎn)B1/B2浮空，不發(fā)生變化，因此節(jié)點(diǎn)B1、B2經(jīng)第二判決支路、反相器(1)得到的節(jié)點(diǎn)B也不發(fā)生變化；第四輸出支路的PMOS管P4截止，NMOS管N4由于節(jié)點(diǎn)C不變?nèi)匀唤刂梗敵龉?jié)點(diǎn)D浮空不發(fā)生變化，并且當(dāng)節(jié)點(diǎn)A累積的電荷流失之后，輸出節(jié)點(diǎn)A會(huì)恢復(fù)。

其六，節(jié)點(diǎn)D受到打擊，產(chǎn)生1->0的SET脈沖：因?yàn)榈谒妮敵鲋返妮敵龉?jié)點(diǎn)D由1->0，第一輸出支路的PMOS管P1導(dǎo)通，但因?yàn)镹MOS管N1的驅(qū)動(dòng)能力強(qiáng)，所以輸出節(jié)點(diǎn)A并不會(huì)上拉至1，從而導(dǎo)致節(jié)點(diǎn)B翻轉(zhuǎn)的產(chǎn)生，所以該結(jié)構(gòu)不會(huì)發(fā)生SEU。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。